恩智浦半导体
PCA9635
16位的调频+ I
2
C总线LED驱动器
13.动态特性
表18 。
动态特性
条件
标准模式
I
2
C总线
民
f
SCL
t
BUF
t
HD ; STA
t
SU ; STA
t
SU ; STO
t
HD ; DAT
t
VD ; ACK
t
VD ; DAT
t
SU ; DAT
t
低
t
高
t
f
t
r
t
SP
SCL时钟频率
总线空闲时间之间的
停止和启动条件
保持时间（重复）启动
条件
建立时间为一个重复
启动条件
建立时间停止
条件
数据保持时间
数据有效确认时间
数据有效时间
数据建立时间
SCL时钟的低电平周期
高周期的SCL时钟
秋季SDA双方的时间和
SCL信号
上升两个SDA的时间和
SCL信号
尖峰脉冲宽度
必须由能够抑制
输入滤波器
[7]
[4][5]
[2]
[3]
[1]
符号参数
快速模式
I
2
C总线
民
0
1.3
0.6
0.6
0.6
0
0.1
0.1
100
1.3
0.6
20 + 0.1C
b[6]
20 + 0.1C
b[6]
-
最大
400
-
-
-
-
-
0.9
0.9
-
-
-
300
300
50
快速模式
再加上我
2
C总线
民
0
0.5
0.26
0.26
0.26
0
0.05
0.05
50
0.5
0.26
-
-
-
最大
1000
-
-
-
-
-
0.45
0.45
-
-
-
120
120
50
单位
最大
100
-
-
-
-
-
3.45
3.45
-
-
-
300
1000
50
0
4.7
4.0
4.7
4.0
0
0.3
0.3
250
4.7
4.0
-
-
-
千赫
s
s
s
s
ns
s
s
ns
s
s
ns
ns
ns
[1]
[2]
[3]
[4]
[5]
最小SCL时钟频率由总线超时功能，该功能复位串行总线接口，如果任SDA和SCL保持有限
低了至少25毫秒。禁用总线超时功能，用于直流操作。
t
VD ; ACK
=时间从SCL低电平应答信号， SDA （出）低。
t
VD ; DAT
=最小时间的SDA数据输出是有效的下列SCL低电平。
主器件必须在内部提供至少300 ns，以便SDA信号保持时间（指V
IL
SCL信号），以对
桥接SCL下降沿的理解过程把网络内德地区。
最大吨
f
为SDA和SCL公交线路为特定网络版在300纳秒。最大下降时间（T
f
）的SDA输出级是特定网络版在
250纳秒。这使得串联保护电阻被连接在SDA和SCL管脚和没有在SDA / SCL总线线路之间
超过最高特定网络编辑吨
f
.
C
b
=在pF的总线上的总电容。
在SDA和SCL输入输入滤池抑制噪声尖峰小于50纳秒。
[6]
[7]
PCA9635_6
NXP B.V. 2008保留所有权利。
产品数据表
牧师06 - 2008年9月11日
27 35
