MC33171 ， MC33172 ， MC33174 ， NCV33172
应用信息
电路描述/性能特点
虽然带宽，压摆率，以及所述沉降时间
MC33171 / 74分之72放大器系列类似，低功耗运算
利用放大器产品JFET输入设备，这些放大器
提供了额外的优点，所述PNP晶体管的结果
差分输入和一个所有NPN晶体管输出级。
由于此输入共模电压范围
输入级包括在V
EE
势，单电源供电
操作是可行的，可低至3.0V，与普通
模输入电压为地电位。
输入级还允许差动输入电压高达
to
±44
V时，所提供的最大输入电压范围是不
超标。具体地，在输入电压的范围必须
V之间
CC
和V
EE
如图所示的电源电压
最大额定值表。在实践中，虽然
不
推荐，
输入电压可以超过在V
CC
电压约3.0 V及以下的V下降
EE
电压为0.3 V ，而不会造成产品损坏，虽然
可能会出现输出相位反转。另外，也可以到源
高达5.0毫安电流从V
EE
或者通过输入“
钳位二极管无损坏或闭锁，但相
逆转可能再次发生。如果至少有一个输入端是内
共模输入电压范围内，而另一个输入是
最大输入电压范围内时，没有相位反转
会发生。如果两个输入超过上的共模
输入电压范围，则输出将被强制到其最低
电压状态。
由于与小相关联的输入电容
几何形状的输入设备是相当低（ 0.8 pF）的比
一个典型的JFET （3.0 pF）时，对于频率响应的
一个给定的输入源电阻大大提高。这
变得明显，在D-对电流电压转换
应用中的反馈电阻可以形成极
与运算放大器的输入电容。该输入杆
与单极运算放大器创建了一个2阶系统
因此，有损于它的稳定时间。在这种情况下，
较低的输入电容是理想特别是对于更高
反馈电阻（低电流DAC ）的值。这
输入极点可以通过创建一个反馈来补偿的
用在反馈电阻电容为零，如果
必要时，以减少过冲。对于10千瓦的反馈
电阻， MC33171 /七十四分之七十二家庭通常可以解决到
在1/2 LSB 8位4.2
女士，
并在1/2 LSB的12
在4.8位
ms
对于10 V的一步。在一个标准的倒相一致
获得快速稳定的配置，对称转换速率
通常
±2.1
V / ms的。在经典的同相增益
配置的典型输出正摆率也
2.1 V / ms的，而相应的负斜率将率
通常超过正摆率下降的函数
输入波形的时间。
全NPN输出级，在其基本形式显示
等效电路原理图，提供了独特的优势
更常规的NPN / PNP晶体管AB类输出
阶段。一个10千瓦的负载电阻可在一般摆动
0.8正电源轨的V（V
CC
）和负电压轨（V
EE
),
提供从28.4 Vpp的秋千
±15
V电源。这个大
输出摆幅成为最引人注目的，在较低的电源
电压。
正摆动是由饱和电压的限制
电流源晶体管Q7 ，在V
BE
的NPN型拉
晶体管Q17 ，并与相关联的电压降
短路电阻R5。对于吸收电流小于
0.4毫安，负摆幅由饱和的限制
电压下拉晶体管Q15的，并且电压
跨越R4和R5下降。对于小的重视吸收电流时，
以上的电压降可以忽略不计，从而使负
摆动电压V毫伏范围内接近
EE
。水槽
电流（ > 0.4毫安） ，二极管D3钳位R4两端的电压。
因此，负摆幅由饱和电压的限制
Q15 ，加上D3的正向二极管压降（ ≈V的
EE
+1.0 V).
因此，以前所未有的峰 - 峰输出电压
摆动是可能对于给定的电源电压由所指示的
输出摆幅规范。
如果负载电阻参考V
CC
而不是
地为单电源应用中，最大
可能的输出摆动就可以实现对于给定的供给
电压。对于轻负载电流时，负载电阻将拉
输出到V
CC
在正摆幅和输出
将拉动近地面负载电阻时负
摆动。负载电阻值应远小于
的反馈电阻的最大限度拉
能力。
由于PNP输出射极跟随器晶体管
被淘汰的MC33171 / 74分之72系列提供了15毫安
最小电流吸收能力，通常到输出
（五电压
EE
+1.8 V） 。在单电源应用中的
输出可直接源出或吸入的基极电流从
共发射极NPN晶体管电流开关
应用程序。
此外，所有NPN晶体管输出级是
天生就比PNP类型，有助于更快两极
放大器的改进的增益带宽积。该
相关联的高频低输出阻抗（200
W
典型值
@ 1.0 MHz）的可容性驱动能力从0 pF到
400 pF的无振荡的同相增益
配置。 60 °相位裕量和15 dB的增益裕度，
以及一般的增益和相位特性，是
几乎独立于源/漏极输出摆幅
条件。这使得系统更容易相位补偿，
因为输出摆幅将不会是一个相位的考虑。交流
该MC33171 /七十四分之七十二家族特征也让
优良的有源滤波器的能力，特别是对于低电压
单电源应用。
虽然单电源规范中定义的
5.0 V ，这些放大器的功能，以至少3.0 V @
25 ℃。在需要技术支持，如但略有改动
带宽，压摆率，以及直流增益可能会发生。
http://onsemi.com
6
