MT90869
引脚说明（续）
名字
LCSTo0-3
数据表
包
坐标
C17 ，C16， B16 ， A16
描述
本地输出通道高阻抗控制（ 5V容限三态
输出） 。
活性高的输出使能其可用于控制外部缓冲
单独地对每个通道进行的一组本地输出流。
LCSTo0是输出使能LSTO [ 0,4,8,12,16,20,24,28 ]
LCSTo1是输出使能LSTO [ 1,5,9,13,17,21,25,29 ]
LCSTo2是输出使能LSTO [ 2,6,10,14,18,22,26,30 ]
LCSTo3是输出使能LSTO [ 3,7,11,15,19,23,27,31 。
指所描述
LORS
和
ODE
引脚输出高电平的控制或
高阻抗状态。
ODE
A12
输出驱动使能（ 5V容限，内部上拉） 。
异步输入提供输出使能控制到BSTo0- 31 LSTo0-
31 ， BCSTo0-3和LCSTo0-3输出。
当低，该BSTo0-31和LSTo0- 31输出驱动为高电平或高
阻抗（依赖于
BORS
和
LORS
引脚分别设置）和
输出BCSTo0-3和LCSTo0-3被拉低。
高电平时，输出BSTo0- 31 LSTo0-31 ， BCSTo0-3和LCSTo0-3是
启用。
BORS
K2
背板输出复位状态（ 5V容限，内部上拉下来） 。
当此输入为低电平时，器件将驱动BSTo0-31输出初始化
高，并且BCSTo0-3输出驱动为低电平。下面的初始化过程中，底板
流输出始终是活动的和高阻抗状态，如果需要针对每一个
通道的基础上，可通过输出控制外部缓冲器来实现
BCSTo0-3.
当此输入为高电平时，器件将在高BSTo0-31输出初始化
阻抗和低驱动的BCSTo0-3输出。下面的初始化过程中，
背板流输出可以设定使用活性或高阻抗
ODE
针
或在每个通道为基础的
BE
在背板连接内存位。
LORS
K19
本地输出复位状态（ 5V容限，内部上拉下来） 。
当此输入为低电平时，器件将驱动LSTo0-31输出初始化
高，拉低了LCSTo0-3输出。下面的初始化过程中，本地
流输出始终是活动的和高阻抗状态，如果需要针对每一个
信道的基础上，也可以与由控制外部缓冲器实
LCSTo0-3.
当此输入为高电平时，器件将在高LSTo0-31输出初始化
阻抗和LCSTo0-3驱动为低电平。下面的初始化过程中，局部流
输出可以被设定使用的活性或高阻抗
ODE
销或基于每个
与信道的基础
LE
在本地连接存储位。
NC
IC0
Y12, Y13
A2 ，A20， B6 ，B10，
B17 ，C3， C9， D16 ，
U2 ， U3 ， V2 ， V3 ， V11 ，
V12 ， V15 ， V16 ， W10 ，
W11, W15, W16,
W17 ， W20 ，Y 3 ， Y 10 ，
Y15, Y16
无连接
要进行无连接。
内部连接
这些投入必须保持低电平。
8
卓联半导体公司
