MT90869
FP8o
C8o
Ch127
Ch0
1
0
7
6
5
4
3
2
1
0
7
6
Ch1
5
数据表
BSTi0-31/LSTi0-31
位延迟= 0
（默认）
BSTi0-31/LSTi0-31
位延迟= 1/4
3
2
4
有点延迟， 1/4
Ch127
3
2
1
0
7
6
5
Ch0
4
3
2
1
0
7
6
Ch1
5
4
有点延迟， 1/2
BSTi0-31/LSTi0-31
位延迟= 1/2
Ch127
3
2
1
0
7
6
5
Ch0
4
3
2
1
0
7
6
Ch1
5
4
有点延迟， 3/4
BSTi0-31/LSTi0-31
位延迟= 3/4
Ch127
3
2
1
0
7
6
5
Ch0
4
3
2
1
0
7
6
Ch1
5
4
位延迟， 1
Ch127
Ch0
2
1
0
7
6
5
4
3
2
1
0
7
6
Ch1
5
BSTi0-31/LSTi0-31
位延迟= 1
3
BSTi0-31/LSTi0-31
位延迟= 7
1/2
Ch126
2
1
0
7
6
5
Ch127
4
3
2
1
0
7
有点延迟， 7
1/2
Ch0
6
5
4
BSTi0-31/LSTi0-31
位延迟= 7
3/4
Ch126
2
1
0
7
6
5
Ch127
4
3
2
1
0
7
有点延迟， 7
3/4
Ch0
6
5
4
图11 - 背板和本地输入比特延迟时序图的8MB / s的数据速率
3.3
提高输出编程（背板和本地输出流）
此功能用于推进个别地方或背板输出流的输出通道对齐
相对于所述帧边界。每个输出流具有可通过被编程自己的进步值
输出寄存器的进步。在补偿了各种寄生输出前进选择是有用
装上的串行数据输出管脚。
3.3.1
本地产量提高编程
本地输出寄存器的进步，
LOAR0-31,
用于控制所述本地输出进步。该
进步，参照内部的系统时钟速率（ 131.072MHz ）测定。为2MB / S，为4MB /秒，8MB / S
或16Mb的/ s的数据流的推进可以是0，-2周期，-4个周期或-6周期，这转换为大约
为0ns ， -15ns ， -30ns或-45ns如图12 。
3.3.2
背板输出提高编程
背板输出寄存器的进步，
BOAR0-31
用于控制所述背板输出进步。
的进步，参照内部的系统时钟速率（ 131.072MHz ）测定。供的2Mb / s时， 4Mb的/ s时，
的8Mb / s或16Mb的/ s的数据流的推进可以是0，-2周期，-4个周期或-6个周期，它转换到
大约为0ns ， -15ns ， -30ns或-45ns如图12.对于32Mb的/ s的流，进程可以是0 ，
周期-1 ，-2周期或-3周期，转换为大约为0ns ， -7ns ， -15ns或-22ns 。
18
卓联半导体公司
