飞思卡尔半导体公司
数据表
文档编号： MSC8113
第0版， 5/2008
MSC8113
FC-PBGA–431
20 mm
×
20 mm
三核数字信号
处理器
三的StarCore SC140 DSP扩展内核，每个内核有
SC140 DSP核心， 224的内部SRAM M1内存字节
（ 1436字节计） ， 16路16K字节的指令缓存（ICache ）
四进入写缓冲区，外部缓存的支持，可编程
中断控制器（PIC ），局部中断控制器（LIC ） ，并
低功耗的等待和停止处理模式。
475 KB的M2存储关键数据和临时数据
缓冲。
4字节的引导ROM 。
M2访问的多核MQBus连接的M2记忆
与所有三个核心，运行在核心频率与数据总线
高达128位的访问读取和高达64位的写操作，央
高效的循环仲裁器为核心对总线的访问，和原子
的M2存储器存取由芯和本地操作控制
总线。
配置内部PLL通过配置信号值复位。
具有64位或32位数据和32位60x的对应系统总线
地址总线，用于多主机设计的支持，四拍爆
转让（八拍的32位数据模式）的64/32/16/8口尺寸
由内部存储器控制器控制比特， 。访问到
外部存储器或外围设备，由外部主机访问
内部资源，从支持直接访问内部
资源，包括M1和M2的记忆，并在机
仲裁多达四个主设备。
直接从接口（ DSI ）使用64分之32位从主机接口
与21-25位寻址和六十四分之三十二位数据传输，直接
通过访问外部主机对内部和外部资源，
在连拍能力的同步或异步访问
同步模式下，双或单频闪模式下，写入和读取
缓冲区来提高主机的带宽，字节使能信号
1/2/ 4/8字节写粒度，滑动窗口模式进行访问
使用的地址引脚的数量减少，芯片ID进行解码，以
允许一个CS信号，以控制多个DSP ，广播模式，以
写入多个DSP和大端/小端/被改写
支持。
三模信号复用： 64位DSI和32位系统
总线， 32位的DSI和64位的系统总线，或32位的DSI和32位
系统总线和以太网接口（ MII / RMII ） 。
三UPMS ，一个GPCM ，一个灵活的存储控制器
页面模式的SDRAM机，无缝连接到各种
回忆和设备，字节使能为64位或32位总线宽度，
8内存银行外部存储器，并且2内存银行
IPBus外设和内部存储器。
多通道DMA控制器， 16分时复用单
渠道，最多四个外围设备， DONE或DRACK
协议两个外围设备， 。服务多达16个内部
从每通道最多8内部FIFO的请求，生成FIFO
水印和饥饿的请求，基于优先级的
使用16个内部优先通道之间时分复用
水平或通道之间的循环时间复用，
与连接到本地总线或者灵活的信道配置
系统总线，并飞越传送支持绕过FIFO中。
多达四个独立的TDM模块与可编程字
大小（ 2 ， 4 ，8或16位） ，硬件基A律/ μ律转换，
高达128 Mbps的数据传输速率为所有通道，无缝连接
到E1或T1成帧器，并且可以用H - MVIP / H.110接口
设备， TSI ，和编解码器如AC -97 。
与10/100 Mbps的MII / RMII / SMII支持以太网控制器
包括全双工和半双工模式，全双工流
对照，乱序发送队列，可编程
最大帧长度，包括巨型帧和VLAN标记
和优先级，重发碰撞， CRC生成后
验证入站/出站数据包，地址识别
（包括精确匹配，广播地址，个人哈希检查，
组哈希校验和混杂模式） ，模式匹配，
插入带扩展或替代用于发送的帧，
VLAN标签插入， RMON统计，本地总线主控的DMA
描述符读取和缓存的访问，以及可选的复
与GPIO （ MII / RMII / SMII ）或DSI /系统总线信号线
（ MII / RMII ） 。
UART，具有全双工操作高达6.25 Mbps的。
多达32个通用输入/输出（GPIO ）端口。
I
2
C接口，允许从EEPROM设备进行引导。
两个定时器模块，每个模块有16配置的16位定时器。
8个可编程的硬件信号量。
全局中断控制器（ GIC）与中断巩固和
路由到INT_OUT ， NMI_OUT和铁心; 24
虚拟可屏蔽中断（每核心8）和三个虚拟NMI （ 1
每芯），其可以通过简单的写访问被生成。
可选引导外部存储器，外部主机， UART ， TDM ，
还是我
2
C.
飞思卡尔半导体公司2008年版权所有。
