8 /4 / 2通道， 14位，同时采样ADC
具有± 10V ， ± 5V ， 0 + 5V模拟输入范围
时序特性（图3，图4，图5 ，图6和7）（表1,3 ）
参数
时间到第一，转换结果
符号
t
CONV
条件
内部时钟
外部时钟，图6中
内部时钟
时间到下一个，转换结果
CONVST脉冲宽度低
（采集时间）
CS
脉冲宽度
RD
脉宽低
RD
脉冲宽高
WR
脉宽低
CS
to
WR
WR
to
CS
CS
to
RD
RD
to
CS
数据访问时间
（ RD低到有效数据）
总线放弃时间（ RD高）
EOC
脉冲宽度
输入数据建立时间
输入数据保持时间
外部时钟周期
外部时钟高电平时间
外部时钟低电平时间
外部时钟频率
内部时钟频率
CONVST高到CLK上升沿
EOC
低
RD
t
19
t
20
20
t
NEXT
外部时钟，图6中
（注9 ）
0.16
30
30
30
30
（注10 ）
（注10 ）
（注10 ）
（注10 ）
30
30
内部时钟
t
12
t
14
t
15
t
16
t
17
t
18
逻辑上升沿的影响
逻辑上升沿的影响
（注11 ）
外部时钟，图6中
10
10
0.08
20
20
0.1
10
（注12 ）
0
12.5
10.00
80
1
民
典型值
1.6
16
0.3
3
100
0.36
最大
1.8
单位
s
时钟
周期
s
时钟
周期
s
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
时钟
周期
ns
ns
s
ns
ns
兆赫
兆赫
ns
ns
MAX1316–MAX1318/MAX1320–MAX1322/MAX1324–MAX1326
t
ACQ
t
2
t
3
t
4
t
5
t
6
t
7
t
8
t
9
t
10
t
11
注1 ：
注2 ：
注3 ：
注4 ：
对于MAX1316 / MAX1317 / MAX1318 ，V
IN
= 0到+ 5V 。对于MAX1320 / MAX1321 / MAX1322 ，V
IN
= -5V到+ 5V 。对于
MAX1324 / MAX1325 / MAX1326 ，V
IN
= -10V到+ 10V 。
所有信道的性能是通过关系确定给单个信道测试。
偏移调零。
模拟输入电阻端接于一个内部偏置点。计算使用模拟输入电流：
I
CH _
=
V
CH _
V
BIAS
R
CH _
对于V
CH
内的输入电压范围。
注5 ：
注6 ：
吞吐速率每通道给出。通过速率为时钟频率的函数（f
CLK
= 10MHz时） 。见
数据
吞吐量
部分获取更多信息。
所有的模拟输入驱动与FS 100kHz的正弦波。
_______________________________________________________________________________________
5
