+ 2.7V至+ 5.25V ，低功耗， 4通道，
串行10位ADC的QSOP -16
数据成帧
下降沿
CS
是否
不
启动转换。该
第一个逻辑高电平移入DIN被解释为一个开始
位，并限定了控制字节的第一个比特。一次转换
锡安开始在SCLK的下降沿，后第八
控制字节（ PD0位）的位同步到DIN 。
起始位的定义如下：
第一个高位移入DIN与
CS
任何低
时间转换器处于闲置状态;例如，在V
DD
被施加。
OR
第一个高位移入DIN一个反面的第3位之后
版本正在进行中的时钟到DOUT引脚。
如果CS切换之前，在当前转换的COM
完整的，接下来的高位移入DIN是公认的
一个起始位;当前的转换被终止，并且一
新开始。
在MAX1248 / MAX1249可以跑得最快
CS
转换之间保持低电平为每转换15个时钟
锡永。图10a示出了串行接口定时必要请
埃森执行转换，每15个SCLK周期
在外部时钟模式。如果
CS
绑低， SCLK为
连续的，由16首时钟保证起始位
零。
大多数微控制器要求的转换发生在
8个SCLK时钟的整数倍; 16个时钟每转换
通常最快的微控制器能驱动
MAX1248 / MAX1249 。图10b示出了串行接口
面对定时需要执行转换，每16
SCLK周期在外部时钟模式。
MAX1248/MAX1249
__________应用信息
上电复位
当首次加电，如果
SHDN
不被拉
低，内部上电复位电路启动
MAX1248 / MAX1249的内部时钟模式下，准备
转换与SSTRB =高。电源后
已经稳定，内部复位时间为10μs ，且无
转化率应在此阶段进行。
SSTRB是高上电时，并且如果
CS
低时，所述第一
逻辑1 DIN被解释为一个起始位。直到一个反面
版本发生， DOUT移出零（另见
表4）。
参考缓冲器补偿
除了它的关机功能，
SHDN
选择跨
最终还是外部补偿。补偿
同时影响电时间和最大转换
速度。在100kHz的最小时钟速率由限定
下垂的采样和保持，并且是独立的
补偿使用。
CS
t
CONV
t
CSH
t
SSTRB
t
SCK
t
CSS
SSTRB
SCLK
t
DO
PD0 CLOCK IN
DOUT
注：为了获得最佳的噪声性能，不断SCLK低转换过程中。
图9.内部时钟模式SSTRB详细的时序
______________________________________________________________________________________
13
