位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第926页 > LTC6912CGN-1 > LTC6912CGN-1 PDF资料 > LTC6912CGN-1 PDF资料1第19页
LTC6912
PI FU CTIO S
OUT A ， OUT B ：
模拟输出。这些引脚的输出
分别为A和B通道放大器。每
运算放大器可以摆动的轨到轨（V
+
到V
–
）为
在电气特性表中指定。为了获得最好的
性能，加载输出轻轻地意愿
最大限度地减少信号失真和增益误差。电气
特性表显示性能输出电流
租金高达10mA的电流，而电流限制发生时，
输出为2.7V中间电源短路，
±5V
耗材。
输出电流高于10毫安是可能的，但目前， LIMIT-
荷兰国际集团电路将开始影响在放大器的性能
约20μA 。上述20毫安长期运行
输出不推荐使用。不要超过最大
在150 ℃下的GN结温125 ℃下进行一
DFN封装。输出将驱动容性负载高达
50pF的。比50pF的电容量大应隔离
通过一个串联电阻（ 10Ω或更高）。
应用S我FOR ATIO
功能说明
该LTC6912 -X是一个小外形，宽带，反相
双通道放大器的电压增益是indepen-
dently编程。每个提供八个选择
电压增益，通过三线式串行数字配置
接口，它接受TTL或CMOS逻辑电平（见
图5）。表1和表2列出的标称增益为
LTC6912-1和LTC6912-2分别。增益控制
放大器内部产生由一个开关电阻
或缩小的闭环运算放大器电路的匹配阵列
利用MOS模拟开关（图1） 。的带宽
个人放大器取决于增益设置。该
典型性能特性部分显示测
sured频率响应。
通道A
通道B
RESET
LE
8位锁存器
下半字节高四位
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7
D
IN
CLK
CS / LD
SHDN
最低位
8-BIT
移位寄存器
RESET
最高位
D
OUT
6912 F05
图5.串行数字接口框图
U
W
U
U
U
U
U
3线SPI接口的说明
获得每个放大器的控制是独立编程
通过3线SPI接口梅布尔（见图5） 。逻辑
为LTC6912的3线串行接口电平为TTL /
CMOS兼容。当CS / LD为低时，在串行数据
D
IN
被转移到一个8位的移位寄存器在上升沿
时钟，从MSB首先传送。串行数据
D
OUT
移出在时钟的下降沿。上升沿
在CS / LD将锁存移位寄存器的内容放入一个8
位D锁存并在内部禁用IC上的时钟。该
D锁存的高半字节（4最显著比特），
配置为B声道放大器的增益。低
D锁存的半字节（4至少显著比特） ，配置
为A通道放大器的增益。表1和表2详细
标称增益和相应的编码增益。必须注意
为确保CLK为低电平前CS / LD拉
低，以避免一个额外的内部时钟脉冲的输入
8位的移位寄存器（参见图5）。
D
OUT
活跃于所有国家，因此
OUT
不能
“线或运算”到其他SPI输出。
一个LTC6912可以菊花链与其他LTC6912s
或具有通过连接串行接口的其它设备
D
OUT
到D
IN
下一个芯片，而CLK和CS / LD的
菊花链中保持共同所有的芯片。串行
数据主频为所有的筹码，然后在CS / LD信号
拉高同时更新所有的人。图6
显示链接SPI菊花两LTC6912s一个例子
6912fa
19
