LTC2285
应用信息
4.7μF
铁素体
珠子
0.1μF
正弦
时钟
输入
0.1μF
1k
CLK
50Ω
1k
NC7SVU04
2285 F12
2285 F11
清洁
供应
4.7μF
铁素体
珠子
0.1μF
清洁
供应
CLK
LTC2285
100Ω
LTC2285
如果LVDS使用FIN1002或FIN1018 。
FOR PECL ，使用AZ1000ELT21或类似
图11.正弦单端CLK驱动器
图12. CLK驱动器使用的LVDS或PECL至CMOS转换器
该LTC2285的噪声性能可以依靠
时钟信号的质量，也取决于模拟输入。任何
噪声存在于时钟信号将导致额外的
孔径抖动将RMS总结与内在
ADC的孔径抖动。
在应用中，抖动是至关重要的， digi-时如
tizing高输入频率下，采用大振幅
成为可能。另外，如果ADC的时钟与一个正弦
信号滤波器CLK信号，以减少宽带噪声和
由光源产生的失真产物。
所以建议CLKA和CLKB被短路用于─
GETHER和由同一个时钟源来驱动。如果一个小的时间
延迟期望当两个信道样本之间
模拟输入端，信号CLKA和CLKB可以由两个从动
不同的信号。如果这个延迟超过为1ns ，其性能
零件可能会降低。 CLKA和CLKB不应
通过异步信号驱动。
图，用于将图12和13显示的替代品
差分时钟对单端CLK输入。利用
变压器不提供增量贡献
相位噪声。该LVDS或PECL到CMOS翻译
下面提供70MHz的一点退化，但在140MHz的意志
降低信噪比相比变压器的解决方案。
所接收的信号的性质也有一个大的轴承
荷兰国际集团多少SNR恶化将会经历。
对于高波峰因数信号，如WCDMA和OFDM ，
其中，额定功率电平必须至少6分贝到
8分贝低于满量程，使用这些转换器将有
的影响较小。
ETC1-1T
5pF-30pF
迪FF erential
时钟
输入
CLK
LTC2285
2285 F13
0.1μF
铁素体
珠子
V
CM
图13. LVDS或PECL CLK驱动器使用一个变压器
在该示例中的变压器可以与终止
适当的终止为在使用的信令。该
使用变压器以1： 4的阻抗比可
理想的情况下低电压差分信号
被考虑。中心抽头可以被旁路到地
通过电容器靠近ADC如果差分
信号起源于不同的平面上。使用钙的
pacitor在输入可能导致峰值，并且根据
对传输线的长度可能需要一个10Ω至20Ω
欧姆的串联电阻，以同时充当低通滤波器对
可感应到时钟高频噪声
由相邻的数字信号，以及一个阻尼线
机制重新FL ections 。
最大和最小转换率
最大转换速率LTC2285为125MSPS 。
的LTC2285采样率的下限被确定
由采样和保持电路下垂。流水线
该ADC的架构依赖于存储在模拟信号
2285fb
16
