LTC2255/LTC2254
应用S我FOR ATIO
输出通过将残余放大器。连续的步骤进行操作
出的相位，使得当奇数级被输出
其残余物中，偶数阶段获得的残基
反之亦然。
当CLK为低电平时，模拟输入差分采样
直接在输入采样和保持电容器，里面
“输入S / H ”所示的框图。在时刻
从低到高，以致CLK的过渡，所采样的输入是
举行。而CLK为高时，所保持的输入电压进行缓冲
由S / H放大器呃驱动的网络连接第一个流水线ADC
阶段。在第一阶段中获得的S / H的输出
这样高的阶段CLK的。当CLK变为低电平，第
阶段产生其是由所获得的残余物
第二阶段。同时，将输入的S / H返回
到采集模拟输入信号。当CLK追溯到高，
在第二阶段产生其被获取的残
由第三阶段。相同的过程被重复用于
第三，第四和第五级，从而产生第五级
发送到第六级ADC，用于最终残留
评价。
每个ADC级以下的网络连接第一个具有附加范围
适应FL灰和扩增fi er偏移误差。结果
从所有的ADC级的被数字同步的，这样
该结果可以适当地组合在校正
被发送到输出缓冲器之前的逻辑。
采样/保持操作和输入驱动器
采样/保持操作
图2示出的等效电路的LTC2255 /
LTC2254的CMOS差分采样和保持。模拟
输入端被连接到采样电容器（C
样品
)
通过NMOS晶体管。 AT-所示的电容
tached到每个输入（℃
寄生
）是所有的总和
与每个输入相关的其他电容。
期间，当CLK为低电平时，晶体管的样品相
模拟输入端连接到所述采样电容器和
它们充电到和跟踪差动输入电压。
当CLK转变，从低到高，采样输入
电压被保持在采样电容器。在保持
相当CLK为高电平时，取样电容
从输入端断开与该保持的电压被传递
U
到ADC内核进行处理。从CLK转变
前高后低，输入被重新连接到采样
电容，以获得新的样品。由于取样
电容仍然保持前一样，充电故障
正比于采样之间的电压变化将
此时可以看到。如果最后一个样本之间的变化
和新样品小，充电毛刺见于
输入将是小的。如果输入变化较大时，如
可见与近奈奎斯特输入频率，然后改变
较大的充电毛刺可以看出。
LTC2255/LTC2254
V
DD
15
A
IN
+
V
DD
15
C
寄生
1pF
V
DD
CLK
C
寄生
1pF
C
样品
3.5pF
C
样品
3.5pF
A
IN
–
22554 F02
W
U
U
图2.等效输入电路
单端输入
对于成本敏感的应用中，模拟输入可
单端驱动。具有单端输入的har-
单胞菌的失真和INL会降低，但SNR和
DNL将保持不变。对于单端输入，A
IN +
应该是驱动与输入信号和甲
IN-
应
连接到1.5V或V
CM
.
共模偏置
为了获得最佳性能的模拟输入端应该是
差分驱动。每个输入要摆
±0.5V
为
2V范围或
±0.25V
为1V范围内，围绕
共模电压为1.5V 。在V
CM
输出引脚（引脚
31 ）可用于提供共模偏置电平。
V
CM
可直接连接到变压器的中心抽头
设置DC输入电平或作为基准电平，以运算放大器
差分驱动器电路。在V
CM
引脚必须绕过来
地面靠近ADC与2.2μF或更大的电容。
22554fa
13
