LTC1066-1
引脚功能
电源引脚（5， 18 4 ，10）
电源引脚应使用0.1μF的旁路
电容器到足够的模拟地。旁路
电容应连接尽可能接近的
电源引脚。在V
+
销（ 5 ，18）和V
–
销（ 4 ，
10）应该总是连接到相同的正电源和
分别为负电源值。低噪声线性支持
层建议。开关电源不
推荐的，因为它们会降低过滤器的动态范围。
当LTC1066-1电源与双电源供电
并且，若V
+
先于浮动V施加
–
，连接信号
二极管（ 1N4148 ）管脚10和地之间，以防止
电源反转和闩锁。信号二极管
（ 1N4148 ）还建议5脚和地之间
如果负电源之前到正电源施加
与正电源是浮动的。注意，在大多数实验室
保守党用品，反向偏置的二极管总是CON-
电源输出端与地之间连接的，
和上述的预防措施不是必需的。不过，
当滤波器被加电与常规的3端子
调节器，所述二极管被推荐的。
模拟地引脚（ 15 ）
该过滤器的性能取决于质量
模拟信号地。对于单通道或双电源
操作中，围绕封装的模拟地平面
年龄建议。模拟地平面应
连接到任何数字地在单个点。对于双
供给操作中，销15应连接到所述
模拟接地层。对于单电源供电引脚15
应于1/2电源被偏置，并应被旁路到
模拟地平面至少有一个1μF的电容（见
典型应用） 。对于单5V操作和
f
CLK
≥
1.4MHz的， 15引脚应在2V偏置。这
最小化通带增益和相位的变化。
时钟输入引脚（ 9 ）
任何TTL或CMOS时钟源与一个方波输出
和50％的占空比（ ±10％）是适当的时钟源
用于装置。作为时钟源的电源
不应该是过滤器的电源。模拟地
为过滤器应连接到时钟的理由在
只有一个点。表5示出了在时钟的低和高
电平阈值的双或单电源供电。
正弦波，不推荐使用时钟输入frequen-
资本投资者入境计划低于100kHz的，因为过慢时钟的上升或
下降时间产生内部时钟抖动（最大时钟
上升或下降时间
≤
为1μs ） 。时钟信号应该被路由
从IC封装的左侧和垂直于它
避免耦合到任何输入或输出模拟信号路径。
时钟源和脚之间的电阻200Ω 9将放缓
顺着时钟的上升和下降时间，进一步降低
充电耦合。
表5.时钟源的高和低门限电平
电源
双电源=
±7.5V
双电源=
±5V
双电源=
±2.5V
单电源12V =
单电源5V =
高层
≥
2.18V
≥
1.45V
≥
0.73V
≥
7.80V
≥
1.45V
低层
≤
0.5V
≤
0.5V
≤
– 2.0V
≤
6.5V
≤
0.5V
U
U
U
50 ： 1/100 ： 1针（ 8 ）
在销8的DC电平确定时钟的的比例
滤波器的截止频率。当销8被连接到
V
+
时钟到截止频率比（F
CLK
/ f
截止
）是
50 ：1和滤波器响应是椭圆形的。的设计
1：内部开关电容滤波器是一个50优化
操作。
当销8被连接到接地（或1/2供应
单电源供电） ，在F
CLK
/ f
截止
比等于
100： 1和滤波器响应是拟线性相位（见
群时延VS典型性能频率字符
teristic部分）。
当销8被连接到V
–
（或接地的单电源供电
操作）的F
CLK
/ f
截止
比为100 ： 1与过滤器
反应过渡巴特沃斯椭圆形。典型
性能特点提供所有必要的
信息。
如果在销8的DC电平被机械地切换，一个10k的
电阻应连接销8和DC之间
源。
输入引脚（ 2，3， 14 ，16）
引脚3 （ + IN A ）和引脚2 （ -IN A）是积极的，
内置高性能运放A的负输入端
10661fa
7
