LT1641-1/LT1641-2
应用S我FOR ATIO
V
CC
– V
SENSE
47mV
12mV
0V
0.5V
V
FB
1641-1 F07
图7.限流检测电压VS反馈引脚电压
电流源。当TIMER引脚低于0.5V时，
GATE引脚或者自动开启（ LT1641-2 ）或一次
ON引脚为低电平脉冲复位内部故障锁存器
(LT1641-1).
图9中的波形显示了输出锁存关闭
以下的短路。通过检测电阻的压降
器是在12mV举行定时器坡道。由于输出
没有上升带来的FB上面0.5V ，电路闭锁。
对于图9中的C
T
= 100nF的。
欠压和过压检测
ON引脚可用于检测欠压条件
灰在电源输入端。 ON引脚在内部
连接到模拟比较器，具有hyster-的80mV的
ESIS 。如果ON引脚低于其阈值电压（ 1.233V ） ，
GATE引脚被拉低，并保持低电平直到高
再次。
图10示出了一个过压检测电路。当
输入电压超过齐纳二极管的击穿
电压， D2导通，并开始拉TIMER引脚为高电平。
之后TIMER引脚比1.233V ，故障拉高
锁存器置和GATE引脚被迅速拉至GND ，
关断晶体管Q1 。波形示于
图11的操作或者由中断恢复
功率或脉冲低。
U
传播延迟
12s
10s
8s
6s
4s
2s
50mV
100mV
150mV
200mV
V
CC
– V
SENSE
1641-1
F08
W
U
U
图8.响应时间过流
电源良好检测
该芯片包括一个比较器，用于监视输出
电压。同相输入端（ FB管脚）进行比较
对内部1.233V精密基准和exhib-
其80mV的滞后。比较器的输出（ PWRGD
销）能够从一个上拉操作的集电极开路
高达高达100V 。
的PWRGD引脚可用于直接启用/禁用一个
用活性高的功率模块的使能输入。图12
展示了如何使用PWRGD引脚来控制的有源低
使输入功率模块。信号反相是accom-
由晶体管Q2和R7 plished 。
供应瞬态保护
该IC是100 ％经过测试，保证从安全
与供应伤害电压高达100V 。然而，尖峰
以上100V可能损坏部件。期间短路
条件下，大的改变流经电流
电源走线可能会导致感应电压
尖峰可能超过100V 。为了尽量减少尖峰脉冲，
的电力轨线的寄生电感应该被最小化
通过使用更广泛的痕迹或较厚的铜膜和一个0.1μF
旁路电容放置V之间
CC
和GND 。电涌
抑制在输入端也能够防止损坏
电压浪涌。
164112fc
9
