恩智浦半导体
LPC1758/56/54/52/51
32位ARM Cortex -M3微控制器
7.7嵌套向量中断控制器（ NVIC ）
在NVIC是Cortex -M3的一个组成部分。紧耦合的CPU允许低
中断晚到的中断延迟和外汇基金fi cient处理。
7.7.1产品特点
控制系统异常和外设中断
在LPC1758 / 56 /54 /五十一分之五十二，NVIC支持33个向量中断
32个可编程的中断优先级，硬件优先级屏蔽
重定位向量表
不可屏蔽中断（ NMI ）
软件产生中断
7.7.2中断源
每个外设都有一条中断线连接到NVIC但可能有几个
中断FL AGS 。各中断FL AGS也可能代表一个以上的中断
源。
在PORT0和PORT2 （共30个引脚）的任何引脚无论选择功能，可以
进行编程，以产生一个上升沿，下降沿，或两者的中断。
7.8管脚连接模块
管脚连接模块允许微控制器的选择引脚有多个
功能。 CON组fi guration寄存器控制多路，让之间的连接
引脚和片上外设。
外围设备应当连接到相应的引脚之前被激活，并事先
任何相关的中断（S ）被启用。任何使能的外设功能是活动
没有映射到相关的引脚应被视为理解过程把网络定义。
大部分引脚也可以CON组fi gured为开漏输出或有上拉，下拉，或
无电阻启用。
7.9通用DMA控制器
该GPDMA是一个AMBA AHB兼容外设从而允许选择
LPC1758 / 56 /54 /五十一分之五十二外设有DMA支持。
GPDMA一起使外设到存储器，存储器到外围，
外设到外设和存储器到存储器事务。源和
目的地的区域都可以是一个存储器区域或外围设备，并且可以是
通过AHB主访问。该GPDMA控制器允许之间的数据传输
在USB和以太网（ LPC1758只）控制器和各种片上SRAM区域。
支持的APB外设有SSP0 / 1 ，所有UART接口，在I
2
S-总线接口中，ADC ，
与DAC 。每个定时器两个匹配信号可以被用来触发DMA传输。
备注：
需要注意的是在DAC不可用的LPC1752 / 51上，而I
2
S-总线接口
是不是可在LPC1754 / 52/ 51
LPC1758_56_54_52_51_2
NXP B.V. 2009保留所有权利。
目标数据表
牧师02 - 2009年2月11日
16 71
