LM3S8730微控制器
5.2.1
JTAG接口引脚
JTAG接口包括5个标准引脚：
TRST ， TCK ， TMS ， TDI ，
和
TDO 。
这些引脚和
其相关的复位状态如表5-1给出了第41页的详细介绍各个管脚
如下。
表5-1 。 JTAG端口管脚复位状态
引脚名称
TRST
TCK
TMS
TDI
TDO
数据方向
输入
输入
输入
输入
产量
内部上拉
启用
启用
启用
启用
启用
内部下拉
残
残
残
残
残
驱动强度
不适用
不适用
不适用
不适用
2 -mA驱动器
驱动价值
不适用
不适用
不适用
不适用
高-Z
5.2.1.1
测试复位输入（ TRST ）
该
TRST
引脚为低电平有效的异步输入信号用于初始化和复位JTAG TAP
控制器和相关的JTAG电路。当
TRST
有效时， TAP控制器复位到
测试逻辑复位状态，并停留在那里，而
TRST
为有效。当TAP控制器进入
进入Test-Logic -Reset状态时，JTAG指令寄存器（ IR）复位为默认的指令，
IDCODE 。
默认情况下，在内部上拉电阻
TRST
复位后管脚使能。改变上拉
对GPIO端口B的电阻设置时，应该确保内部上拉电阻保持启用
on
PB7/TRST;
否则JTAG通信可能会丢失。
5.2.1.2
测试时钟输入（ TCK ）
该
TCK
脚是时钟JTAG模块。该时钟，测试逻辑可以操作
独立于任何其它系统时钟。此外，它可以确保多个JTAG TAP控制器
这是菊花链连接在一起可以同步传送串行测试数据
组件。在正常操作期间，
TCK
与一个标称50％的驱动由一个自由运行的时钟
占空比。必要时，
TCK
可以停止在0或1为延长的时期。而
TCK
停在0或1时， TAP控制器的状态不JTAG指令改变和数据
和数据寄存器不会丢失。
默认情况下，在内部上拉电阻
TCK
复位后管脚使能。这保证了没有
如果引脚不是从外部源驱动时的时钟。内部上拉和下拉
电阻器可以被关闭，以内部功率节省，只要
TCK
管脚连续被驱动
由外部源。
5.2.1.3
测试模式选择（ TMS ）
该
TMS
引脚选择JTAG TAP控制器的下一个状态。
TMS
被采样的上升沿
of
TCK 。
根据当前的TAP状态和采样值
TMS ，
在进入下一个状态。
因为
TMS
销被采样的上升沿
TCK ，
该
IEEE标准1149.1
预计
价值
TMS
以改变的下降沿
TCK 。
控股
TMS
高连续五
TCK
周期将驱使TAP控制器状态机进入
测试逻辑复位状态。当TAP控制器进入Test - Logic-Reset状态时，JTAG
指令寄存器（IR ）复位为默认的IDCODE指令。因此，该序列可
用作复位机构，类似于断言
TRST 。
该JTAG测试访问端口状态机
可以在图5-2中全部47页上可以看到。
2007年9月2日
初步
45
