位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第0页 > LM3S618-IQC20-A0 > LM3S618-IQC20-A0 PDF资料 > LM3S618-IQC20-A0 PDF资料1第35页
LM3S618数据表
2.2.2
嵌入式跟踪宏单元（ ETM ）
ETM没有在Stellaris器件实现。这意味着第15章和第的16
ARM
Cortex-M3技术参考手册
可以忽略不计。
2.2.3
跟踪端口接口单元（ TPIU ）
TPIU充当来自ITM的Cortex-M3跟踪数据之间的桥梁，和片外跟踪
端口分析器。该Stellaris器件已实现了TPIU ，如图2-2所示。这是
类似的，在所述的非ETM版本
ARM Cortex-M3技术参考手册，
但SWJ -DP只提供
SWV
输出的TPIU 。
图2-2 。
TPIU框图
DEBUG
ATB
SLAVE
PORT
ATB
接口
异步FIFO
描绘出
（串行）
串行线
跟踪端口
（ SWO ）
建业
SLAVE
PORT
建业
接口
2.2.4
ROM表
如在所描述的默认ROM表实施
ARM Cortex-M3技术
参考手册。
2.2.5
存储器保护单元（ MPU ）
存储器保护单元（ MPU ）包含在LM3S618控制器，并支持
标准的ARMv7受保护存储器系统架构（ PMSA ）模型。 MPU提供全
为保护区域，重叠保护区，访问权限的支持，并出口
存储属性到系统。
2.2.6
嵌套向量中断控制器（ NVIC ）
该嵌套向量中断控制器（ NVIC ） ：
提供低延时异常和中断处理
控制电源管理
实现系统控制寄存器
NVIC支持多达240至256级的动态配置优先级的中断，每个中断
优先级。 NVIC和处理器内核接口紧密耦合，这使得低延迟
2007年5月4日
初步
35
