ISL6123 ， ISL6124 ， ISL6125 ， ISL6126 ， ISL6127 ， ISL6128 ， ISL6130
引脚说明
引脚数
针
名字
VDD
GND
ENABLE_1/
ENABLE_1
ENABLE_2/
ENABLE_2
ISL6123 ， ISL6124 ，
ISL6125
23
10
1
NC
ISL6126,
ISL6130
23
10
1
NC
ISL6127
23
10
1
NC
ISL6128
23
10
1
11
描述
片上偏置。偏置IC的标称1.5V至5V
偏回归。 IC地面
输入到启动/关闭顺序。输入要启动的程序开始
测序或关闭用品。启用的功能是为10毫秒禁用
UVLO后是满意的。 ISL6123和ISL6130具有启用。 ISL6124 ，
ISL6125 ， ISL6126和ISL6127具有启用。只有ISL6128有2启用
输入; 1每个2通道分组。 ENABLE_1为（A ， B）和ENABLE_2
为（ C，D ） 。
复位输出。 RESET为低信号， 150毫秒后，所有的门都充分
增强。这个延迟是用于输出电压的稳定化。 RESET将断言
低UVLO时不被满足或启用/启用被拉高。
复位输出为开漏N沟道FET ，并保证是
在正确的状态VDD降低到1V ，并经过筛选后忽略快速瞬变
在VDD和UVLO_X 。
RESET_2只存在于ISL6128为（C ， D）组I / O 。
欠压锁定/监控输入。这些输入提供一个
引用到内部0.633V基准可编程UV锁定和
被过滤忽略短（ <30μs ）低于设定的UVLO水平瞬变。
RESET
RESET_2
24
NC
24
NC
24
NC
24
9
UVLO_A
UVLO_B
UVLO_C
UVLO_D
DLY_ON_A
DLY_ON_B
DLY_ON_C
DLY_ON_D
DLY_OFF_A
DLY_OFF_B
DLY_OFF_C
DLY_OFF_D
GATE_A
GATE_B
GATE_C
GATE_D
SYSRST
20
12
17
14
21
8
16
15
18
13
3
4
2
5
6
7
22
20
12
17
14
-
-
-
-
18
13
3
4
2
5
6
7
-
20
12
17
14
-
-
-
-
-
-
-
-
2
5
6
7
22
20
12
17
14
21
8
16
15
18
13
3
4
2
5
6
7
-
门开延时定时器输出。允许编程的延迟和
序列为VOUT开启用电容器接地。每个电容器
被控1μA ， 10ms的后导通发起启用/启用与
内部电流源提供延迟到相关的FET的栅极导通。
门关闭延迟定时器输出。允许编程的延迟和
序列VOUT关断，通过启用/通过一个电容来启用
地面上。每个电容器充电用1μA的内部电流源的
内部基准电压产生相应的栅被拉下
转弯断的FET 。
FET栅极驱动输出。驱动外部FET具有1μA的电流源
软启动斜坡到负载。
仅在ISL6125 ，这些都是开漏输出，可拉至一个
最高VDD电压。
系统复位I / O 。作为输入，允许立即无条件闭锁
所有GATE输出时，驱动为低电平。该输入也可以被用于启动
与“零”等待（无10ms的稳定延迟） ，从输入序列编程
该引脚上的信号被拉高到第一栅。作为输出时，有一个
紫外线条件下，该引脚拉低。如果通用于其他SYSRST销在多集成电路
配置时，会引起立即无条件闭锁的所有其他
门上的所有其他ISL612X音序器。
地面上。芯片基板
无连接
GND
NC
EPAD
9, 19
EPAD
8, 9, 11,
15, 16, 19,
21, 22
EPAD
3, 4, 8, 9,
11, 13,
15,16,18,
19, 21
EPAD
19, 22
4
FN9005.10
二〇〇八年十月一十五日
