ISL6123 ， ISL6124 ， ISL6125 ， ISL6126 ， ISL6127 ， ISL6128 ， ISL6130
ISL6131或32
监测
所有钢轨
VMON
PGOOD
OE
LOW = RESET
OE
LOW = RESET
SYSRST
ISL6124
#N
UVLO
en
RESET
启用
G
A
T
E
en
UVLO
SYSRST
ISL6124
#N
UVLO
RESET
启用
G
A
T
E
启用
RESET
SYSRST
ISL6125
# N+1
动力
供应
RESET
UVLO
启用
L
O
G
I
C
reset
SYSRST
ISL6125
# N+1
动力
供应
RESET
UVLO
L
O
G
I
C
图18. ISL612X和ISL613X电压柔顺
测序框图
图19.多ISL612X应用逻辑分析盖茨
电压存在检测
如果某些电压电势的存在本身是足够
在测序之前，那么少数标准
逻辑AND门可用于实现此目的。块
图19图说明了这个电压存在
配置。
在两种情况下，测序是直线前进穿过
多音序器，因为所有DLY_ON电容会
同时开始充电 10毫秒后常见的
ENABLE输入信号被交付。这使得在选择
电容器被彼此相关比使用没有不同
一个单一的音序器。当公共启动信号是
去断言这些配置将执行
关断序列在所有的音序器的编程通过
在DLY_OFF电容值。
在这两种情况下，与所有的SYSRST销总线型一起
一旦该过程完成，同时关闭
在任何UVLO输入错误，为保证输出SYSRST
将暂时拉低关闭所有的门和逻辑
输出。
有可能是需要或允许的组的应用
耗材被带到了顺序和用品中
每个组进行测序。图20示出了这种
配置，使供应的第一组，以接通
之前第二组开始。这种布置不
一定排除将所有物资的保障
事先开启测序如前所示，但它会
防止导通序列的完成，如果有一个
不满意UVLO输入一组。使用此配置
通过T涉及等待
UVLOdel
和T
RSTDEL
（共
160毫秒），每个序列发生器IC链中的最后
RESET释放。一旦启用了第一个音序器
去断言所有的RESET输出将迅速拉低，并
从而使测序关断该结构来
通过多家银行迅速波及的用户
编程序列（如所选择的DLY_OFF ）
电容器的允许。再次与普通总线型SYSRTS
销，同时关闭所有的门和逻辑倒倒
在不满意的UVLO输入一次，保证所有的场效应管或
逻辑输出上。如果栅极驱动IC的选择是用来
同时驱动FET和逻辑信号，然后仔细检查
充电泵GATE不超速而损坏
逻辑输入必须要小心。一个简单的电阻分压器可
用于降低栅极电压到一个合适的电压为
逻辑输入端，如图20所示。
18
FN9005.10
二〇〇八年十月一十五日
