位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第0页 > HMP125P7EFR4C-S6 > HMP125P7EFR4C-S6 PDF资料 > HMP125P7EFR4C-S6 PDF资料1第9页
1
注册240PIN DDR2 SDRAM DIMM内存模块
功能框图
4GB （ 512Mbx72 ） ： HMP151P7EFR8C
RDOT0
RCKE0
RS0
ODT
CS
DQS0
DQS0
DQ7-0
DM0
DQS1
DQS1
DQ15-8
DM1
DQS2
DQS2
DQ23-16
DM2
DQS3
DQS3
DQ31-24
DM3
DQS4
DQS4
CB7-0
DM8
DQS4
DQS4
DQ39-32
DM4
DQS5
DQS5
DQ47-40
DM5
DQS6
DQS6
DQ55-48
DM6
DQS7
DQS7
DQ63-56
DM7
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
CKE
RDOT1
RCKE1
RS2
ODT
ODT
CS
CS
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
CKE
CKE
RS1
RS3
串行PD
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
的DQ
的DQ
DQ7-0
DM
ODT
CS
CKE
SCL
WP A0 A1 A2
SDA
D0
ODT
CS
CKE
D9
ODT
CS
CKE
D18
ODT
CS
CKE
D27
ODT
CS
CKE
SA0 SA1 SA2
D1
ODT
CS
CKE
D10
ODT
CS
CKE
D19
ODT
CS
CKE
D28
ODT
CS
CKE
VDDSPD
VDD / VDDQ
VREF
V
SS
SPD
D0–D35
D0–D35
D0–D35
D2
ODT
CS
CKE
D11
ODT
CS
CKE
D20
ODT
CS
CKE
D29
ODT
CS
CKE
CK0
P
CK0
L
L
PCK0 - PCK6 ， PCK8 ， PCK9
-> CK ： SDRAM的D0 - D35
PCK0 - PCK6 ， PCK8 ， PCK9
-> CK ： SDRAM的D0 - D35
PCK7 -> CK ：注册
PCK7 -> CK ：注册
D3
ODT
CS
CKE
D12
ODT
CS
CKE
D21
ODT
CS
CKE
D30
ODT
CS
CKE
D4
ODT
CS
CKE
D13
ODT
CS
CKE
D22
ODT
CS
CKE
D31
ODT
CS
CKE
RESET
OE
对于地址和命令信号
奇偶校验功能
注册A1
VSS
C0
C1
Par_In
PPO
QERR
D5
ODT
CS
CKE
D14
ODT
CS
CKE
D23
ODT
CS
CKE
D32
ODT
CS
CKE
V
DD
D6
ODT
CS
CKE
D15
ODT
CS
CKE
D24
ODT
CS
CKE
D33
ODT
CS
CKE
V
DD
V
DD
C0
C1
Par_In
注册B1
D7
ODT
CS
CKE
D16
ODT
CS
CKE
D25
ODT
CS
CKE
PPO
QERR
D34
ODT
CS
CKE
VSS
V
DD
注册A2
C0
C1
Par_In
PPO
QERR
Err_Out
D8
D17
D26
D35
S0,S2*
S1,S3*
BA0-BA2***
A0-A15***
RAS
CAS
WE
CKE0
CKE1
ODT0
ODT1
RESET **
PCK7**
PCK7**
1:2
R
E
G
I
S
T
E
R
RST
RS0 -> CS ： SDRAM的D0 - D8 ， RS2 -> CS ： SDRAM的D18 - D26
RS1 -> CS ： SDRAM的D9 - D17 ， RS3 -> CS ： SDRAM的D27 - D35
RBA0 - RBA2 -> BA0 - BA2 ： SDRAM的D0 - D35 ****
RA0 - RA15 -> A0 -A15 ： SDRAM的D0 - D35 ****
RRAS -> RAS ： SDRAM的D0 - D35
RCAS -> CAS ： SDRAM的D0 - D35
RWE -> WE： SDRAM的D0 - D35
RCKE0 -> CKE ： SDRAM的D0 -D17
RCKE1 -> CKE ： SDRAM的D18 - D35
RODT0 -> ODT0 ： SDRAM的D0 - D8
RODT1 -> ODT1 ： SDRAM的D18 - D26
V
DD
V
DD
C0
注册B2
C1
Par_In
PPO
QERR
寄存器A1和A2共用的一部分
地址/ Cmd的输入信号设置。
寄存器B1和B2打杂的其余部分
地址/ Cmd的输入信号设置。
在Par_In ， A13 ， A14的电阻。 A15 ， BA2和
Err_Out的信号线请参考以下部分：
对于未使用的地址输入egister选项？
* S0 （ S2 ）连接到DCS0 ， S1 （ S3 ），以DCS1上注册A. S1 （ S3 ）连接到DCS和S0 （ S2）连接到企业社会责任上的另一对注册。
* S2和S3都需要UPLL电阻（ 100千欧） ，这里就不显示。
** RESET ， PCK7和PCK7连接到所有的寄存器。其它信号连接到两个四个寄存器。
*** A13-15 ， BA2具有可选的下拉电阻（ 100K欧姆） ，这里没有表示。
****对于原始卡片N2 ， DQ存根电阻值是待定。
并为原始卡N 2，交寄存器A14和A15都没有连接到SDRAM芯片。
修订版0.3 / 2008年10月
9
