注册说明........................................................................................................144

9.5.1总线控制寄存器1 （ BCR1 ） ........................................ ................................... 144

9.5.2总线控制寄存器2 （ BCR2 ） ........................................ ................................... 147

9.5.3等待控制寄存器1 （ WCR1 ） ........................................ ................................. 152

9.5.4等待控制寄存器2 （ WCR2 ） ........................................ ................................. 153

9.5.5仿真RAM寄存器（ RAMER ） ......................................... .......................... 153

9.6访问外部空间.............................................. .................................................. 0.154

9.6.1基本Timing........................................................................................................154

9.6.2等待状态Control................................................................................................155

9.6.3

CS

断言期间延长............................................... .................................. 157

访问周期之间等待9.7 ............................................. .............................................. 158

9.7.1预防数据总线冲突.......................................... ............................... 158

9.7.2简化总线周期开始检测......................................... ............... 160

9.8总线Arbitration..................................................................................................................161

9.9内存连接示例.............................................. ............................................ 163

9.10访问片上外设I / O寄存器....................................... ............................... 166

9.11圈的无总线控制版本.......................................... .................................... 166

当程序位于外部存储器9.12的CPU运行....................................... 166

9.5

第10章直接存储器存取控制器（ DMAC ） ................................. 167

10.1特点.............................................................................................................................167

10.2输入/输出引脚..............................................................................................................169

10.3寄存器描述........................................................................................................170

10.3.1 DMA的源地址Registers_0至3（ SAR_0到SAR_3 ） ............................... 170

10.3.2 DMA目标地址Registers_0 3 （ DAR_0到DAR_3 ） ....................... 171

10.3.3 DMA传输计数Registers_0 3 （ DMATCR_0到DMATCR_3 ） .............. 171

10.3.4 DMA通道控制Registers_0 3 （ CHCR_0到CHCR_3 ） ........................ 172

10.3.5 DMAC操作寄存器（ DMAOR ） ......................................... ....................... 178

10.4 Operation...........................................................................................................................180

10.4.1 DMA传输流............................................ ................................................ 180

10.4.2 DMA传输请求............................................ .......................................... 182

10.4.3通道优先...................................................................................................184

10.4.4 DMA传输类型............................................ ............................................... 187

总线周期状态的10.4.5和数量

DREQ

引脚采样时间.............................. 197

10.4.6源地址重装功能........................................... .............................. 203

10.4.7 DMA传输结束条件........................................... ............................ 204

从CPU 10.4.8 DMAC访问........................................... ......................................... 205

使用10.5实例...............................................................................................................206

片SCI和外部存储器.......... 206之间的DMA传输的10.5.1示例

Rev.4.00 2008年3月27日，第十三四十四中

REJ09B0108-0400