GS882Z18/36BB/D-333/300/250/200/150
JTAG TAP控制器状态图
1
测试逻辑复位
0
1
1
1
0
运行测试空闲
选择DR
0
1
选择IR
0
1
捕捉DR
0
捕捉红外
0
SHIFT DR
1
1
0
1
移位IR
1
0
退出1 DR
0
退出1 IR
0
暂停DR
1
0
暂停IR
1
0
退出2 DR
1
0
退出2 IR
1
0
UPDATE DR
1
0
更新IR
1
0
指令说明
绕行
当BYPASS指令到指令寄存器旁路寄存器加载被放在TDI和TDO之间。这
当TAP控制器被转移到Shift-DR状态发生。这允许在电路板级的扫描路径被缩短到设施
其他设备中的扫描路径泰特测试。
采样/预
SAMPLE / PRELOAD是一个标准1149.1强制性的公共教育。当SAMPLE / PRELOAD指令
在指令寄存器中加载，移动TAP控制器进入Capture-DR状态加载在RAM中的数据输入和
I / O缓冲器到边界扫描寄存器。边界扫描寄存器位置不输入或I / O引脚相关，而
正在加载在本节的数据表的末尾确定了边界扫描链表的默认状态。因为
该内存时钟独立于TAP时钟（ TCK ）是可能的水龙头试图捕捉I / O环的内容
同时，输入缓冲器是转型（即亚稳态） 。虽然允许TAP来样稳投入将
不会损害设备的，可重复的结果，不能期待。 RAM的输入信号必须稳定足够长的时间，以满足
水龙头的输入数据采集建立以及保持时间（ TTS加tTH的） 。公羊时钟输入不需要暂停任何其他TAP
操作除了捕获I / O环的内容到边界扫描寄存器。移动控制器为Shift -DR状态，则
放置在TDI和TDO引脚之间的边界扫描寄存器。
EXTEST
EXTEST是IEEE 1149.1强制性的公共教育。它是每当指令寄存器中装入将要执行
所有的逻辑0。该EXTEST命令不阻止或覆盖RAM的输入引脚;因此， RAM的内部状态
冯： 1.02 10/2004
25/34
2001年， GSI技术
规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。
