汽车的eX系列FPGA
输入缓冲器延迟
C-单元延迟
S
A
B
V
CC
S，A或B
PAD
INBUF
Y
Y
3V
In
OUT
GND
1.5 V
1.5 V
VCC
50%
t
INY
t
INY
0V
50%
50% 50%
V
CC
50%
t
PD
50%
t
PD
t
PD
GND
50%
V
CC
50%
OUT
GND
OUT
GND
t
PD
表1-14
输入缓冲器延迟
表1-15
C-单元延迟
小区时序特性
D
CLK
预设
CLR
Q
D
t
SUD
CLK
（上升沿触发）
t
HD
t
HPWH
,
t
RPWH
t
RCO
t
P
t
HPWL ，
t
RPWL
t
CLR
t
预设
Q
CLR
t
WASYN
预设
图1-17
倒装FL OPS
v3.2
1-19
