1.引言
SII51001-4.2
介绍
了Stratix
II FPGA系列是基于1.2 -V ， 90纳米，全铜
SRAM工艺，并采用了全新的逻辑结构，最大限度地提高
性能，使设备的密度接近18万
等价逻辑单元（LE ） 。 Stratix II器件提供高达9兆
片上的TriMatrix 内存要求高，内存密集型
应用程序和具有最多96个DSP块多达384 （ 18位×18位）的
乘数高效实现高性能滤波器和
其他DSP功能。各种高速外部存储器接口
支持，其中包括双数据速率（ DDR） SDRAM和DDR2
SDRAM ， RLDRAM II ，四倍数据率（ QDR ） II SRAM ，以及单个数据
速率（SDR ）的SDRAM 。 Stratix II器件支持多种I / O标准
伴随着每秒（ Gbps）的源同步1千兆位支持
与DPA电路的信号。 Stratix II器件提供完整的时钟
用高达550兆赫的内部时钟频率管理解决方案
和多达12个锁相环（ PLL）的。 Stratix II器件也是
业内有一个配置的解密能力第一的FPGA
比特流使用高级加密标准（AES）算法来
保护设计。
Stratix II系列提供了以下功能：
■
■
特点
■
■
■
■
■
■
15600至179400等值的LE ;看
表1-1
新的和创新的自适应逻辑模块（ ALM）中，基本
了Stratix II架构的构建模块，最大限度地提高性能
和资源使用效率
高达9383040 RAM位（ 1172880字节）无可用
减少逻辑资源
TriMatrix存储器由三个内存块大小来实现
真正的双端口存储器和先入先出（ FIFO ）缓冲器
高速DSP模块提供专用实施
乘法器（在高达450 MHz ） ，乘法累加的功能，并
有限脉冲响应（ FIR）滤波器
截至16与每个设备区域24时钟资源全局时钟
时钟控制模块支持动态时钟网络的启用/禁用，
这允许时钟网络断电，以降低功率
在用户模式下功耗
多达12个锁相环（ 4增强PLL和八个快速PLL ）每个设备
提供扩展频谱，可编程带宽，时钟开关
以上，实时PLL重配置，和先进的乘法
和相移
Altera公司。
2007年5月
1–1
