外部存储器接口规范
外
内存
接口
特定网络阳离子
表5-94
通过
5–101
包含的Stratix II器件规格
用于与外部存储器设备接口的专用电路。
表5-94 。 DLL频率范围规格
频率模式
0
1
2
3
频带
100 175
150至230
200 310
240至400 （ -3速度等级）
240到350 （ -4和-5速度等级）
决议
（度）
30
22.5
30
36
36
表5-95
列出的快速时序模型的最大延迟
的Stratix II DQS延迟缓冲器。乘延迟缓冲器的数量，你
在DQS逻辑块使用，以获得最大延迟实现的
您的系统。例如，如果在200 MHz下实现90°相移，
你用三个延迟缓冲器模式2.可达到的最大延迟
从DQS块，然后3 × 0.416 PS = 1.248纳秒。
表5-95 。 DQS延时缓冲器的最大延迟快速时序模型
频率模式
0
1, 2, 3
最大延迟每延迟缓冲器
（快速时序模型）
0.833
0.416
单位
ns
ns
表5-96 。 DQS周期抖动规格为DLL延迟时钟
（ tDQS_JITTER ）
注（1）
DQS延时缓冲器的数量
阶段
(2)
1
2
3
4
注释
表5-96 ：
(1)
(2)
在相峰 - 峰值周期抖动移位DQS时钟。
用于要求DQS相移延迟级报告在项目的
在Quartus II软件编译报告。
广告
80
110
130
160
产业
110
130
180
210
单位
ps
ps
ps
ps
5–94
的Stratix II器件手册，卷1
Altera公司。
2007年5月
