的Stratix II体系结构
一个ALM包含两个可编程寄存器。每个寄存器有数据，
时钟，时钟使能，同步和异步清零，异步
加载数据，并同步和异步加载/预置输入。
全局信号，通用I / O引脚，或任何内部逻辑能够驱动
寄存器的时钟和明确的控制信号。无论是通用I / O
管脚或内部逻辑可以驱动时钟使能，预置，异步
负载，并异步加载数据。异步加载数据的输入
来自
datae
or
dataf
ALM中，它们是相同的输入
输入，可用于寄存器填料。对于组合的功能，
寄存器被旁路， LUT的输出直接驱动到
在ALM输出。
每个ALM有两套驱动本地，行和列输出
布线资源。该LUT ，加法器，或寄存器输出可以驱动这些
输出驱动器独立（见
图2-6 ） 。
对于每一组输出的
司机，两名ALM输出可以驱动列，行，或直接联系路由
的连接，以及它们的ALM输出中的一个也可以驱动本地
互连资源。这允许查找表或加法器来驱动一个输出
而寄存器驱动另一个输出。此功能称为寄存器
包装，提高了设备的利用率，因为该设备可以使用
注册和组合逻辑无关的函数。另
特殊包装模式允许寄存器输出反馈到LUT中
相同的ALM的，使得寄存器中填充其自身的扇出的LUT 。
这提供了另一种机制，用于改善嵌合。该ALM还可以
赶LUT或加法器的注册和未注册的版本
输出。
f
见
的Stratix II器件性能白皮书&逻辑效率分析
纸
对了Stratix II ALM的效率和更多信息
与以前的架构比较。
ALM操作模式
了Stratix II ALM可在下列模式之一：
■
■
■
■
普通模式
扩展LUT模式
算术模式
共享算术模式
每种模式使用ALM的资源是不同的。在每种模式下， 11
可输入的ALM - 来自LAB本地的8个数据输入
互连;
送修
从以前的ALM或LAB ;共享
从以前的ALM或LAB算术链连接;和
寄存器链连接 - 被定向到不同的目的地
实现所需的逻辑功能。 LAB-宽信号提供时钟，
异步清零，异步预置/负载，同步清除，
Altera公司。
2007年5月
2–9
的Stratix II器件手册，卷1
