时序模型
表5-77 。最大输入切换速率的Stratix II器件（ 2/2 ）
列I / O引脚（兆赫）
输入I / O标准
-3
1.8 -V HSTL II类
PCI
(1)
PCI -X
(1)
1.2 -V HSTL
(2)
差分SSTL - 2 I类
(1), (3)
差分SSTL - 2级II
(1), (3)
差分SSTL - 18 I级
(1), (3)
差分SSTL - 18 II类
(1), (3)
1.8 V差分HSTL
I类
(1), (3)
1.8 V差分HSTL
II类
(1), (3)
1.5 V差分HSTL
I类
(1), (3)
1.5 V差分HSTL
II类
(1), (3)
HyperTransport技术
(4)
LVPECL
(1)
LVDS
(5)
LVDS
(6)
注释
表5-77 ：
(1)
(2)
(3)
(4)
(5)
(6)
行时钟输入不支持PCI ， PCI -X ， LVPECL和差分HSTL和SSTL标准。
1.2 -V HSTL只支持列I / O引脚。
差分HSTL和SSTL标准只支持列时钟和DQS输入。
HyperTransport技术仅支持连续I / O和行专用时钟输入引脚。
这些数字适用于I / O引脚和专用时钟引脚在左，右I / O插槽。
这些数字适用于顶部的专用时钟引脚和底部的I / O插槽。
行I / O引脚（兆赫）
-3
500
-
-
-
-
-
-
-
-
-
-
-
520
-
520
-
专用时钟输入
（兆赫）
-3
500
500
500
280
500
500
500
500
500
500
500
500
717
450
717
450
-4
500
500
500
-
500
500
500
500
500
500
500
500
-
-
-
-
-5
500
450
450
-
500
500
500
500
500
500
500
500
-
-
-
-
-4
500
-
-
-
-
-
-
-
-
-
-
-
520
-
520
-
-5
500
-
-
-
-
-
-
-
-
-
-
-
420
-
420
-
-4
500
500
500
-
500
500
500
500
500
500
500
500
717
450
717
450
-5
500
400
400
-
500
500
500
500
500
500
500
500
640
400
640
400
500
500
500
280
500
500
500
500
500
500
500
500
-
-
-
-
5–68
的Stratix II器件手册，卷1
Altera公司。
2007年5月
