位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第531页 > EP1C6F400C6ES > EP1C6F400C6ES PDF资料 > EP1C6F400C6ES PDF资料1第11页
逻辑元件
随着LAB-宽
addnsub
控制信号，一个LE可以实现一个
1位加法器和减法器。这样可以节省LE资源，提高
逻辑功能，如DSP相关，并签订业绩
根据加法和减法之间的交替乘法器
上的数据。
劳顾会排闹钟
[5..0]
和LAB局部互连产生的
LAB范围的控制信号。多轨
TM
互连固有的低
歪斜允许除了数据时钟和控制信号分配。
图2-4
示出了LAB控制信号生成电路。
图2-4 。 LAB范围的控制信号
专用
LAB行
钟
当地
互联
当地
互联
6
当地
互联
当地
互联
当地
互联
当地
互联
labclk1
labclkena1
labclkena2
SYNCLOAD
labclr2
addnsub
labclk2
asyncload
或labpre
labclr1
SYNCLR
逻辑元件
在旋流器的体系结构，对LE逻辑的最小单位，是紧凑
并提供先进的功能与效率的逻辑利用率。每个LE
包含一个4输入LUT ，这是一个函数发生器，它可以
实施四个变量的任何功能。此外，每个LE包含一个
可编程寄存器和进位链带进位选择能力。一
单LE还支持动态单位加法或减法模式
以LAB范围的控制信号选择。每个LE驱动所有类型的
互连：本地，行，列， LUT链，寄存器链，并直接
链路互连。看
图2-5 。
Altera公司。
2008年5月
2–5
初步
