位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第2页 > EM7160FR8DS-12LL > EM7160FR8DS-12LL PDF资料 > EM7160FR8DS-12LL PDF资料1第8页
融合存储&逻辑解决方案公司
写周期时序波形（ 3 ） （ CS
2
控制）
EM620FV8AS系列
低功耗， 256Kx8 SRAM
t
WC
地址
t
CW
(2)
CS1
t
AS
(3)
t
W R
(4)
CS2
t
AW
t
W P
(1)
WE
t
DW
DATA IN
数据输出
高-Z
数据有效
t
DH
高-Z
笔记
（写周期）
1.在重叠（ T A写操作
WP
）低CS
1
，高的CS
2
低WE 。写始于最新
CS之间的过渡
1
变为低电平， CS
2
变高和WE为低电平。在最早转型写结束
当CS
1
变为高电平， CS
2
去HAGH和WE变高。经t
WP
从写开始时所测
到写的末尾。
2. t
CW
是从CS测量
1
变低，结束写入。
3. t
A S
从地址有效到写的开始测量的。
4. t
WR
从端或写入地址变化进行测定。吨
WR
在适用的情况下写入结束的CS
1
或WE
要高。
8
修订版0.2
