EL4585
在此范围内可变电抗器。晶体振荡器更稳定
比LC振荡器，这意味着更低的抖动，但LC
振荡器可以从他们的中点值被进一步拉，
造成较大的捕获和锁定范围。如果
输入的水平同步信号被称为是非常稳定的，
然后一个晶体振荡器电路都可以使用。如果H
SYNC
信号经历的大于频率变化
约300PPM ， LC振荡器应考虑，如
晶体振荡器很难拉远了。当
H
SYNC
输入频率大于CLK频率÷ 2N，
电荷泵输出（引脚7）提供电流到过滤器
电容器，变容二极管的增加电压，因此，
呈上升趋势VCO频率。相反，电荷
泵的输出是直接从滤波电容电流时，
H
SYNC
频率小于CLK ÷ 2N ，迫使VCO的
频率低。
调制VCO频率。调制将继续下去，直到
CLK ÷ 2N的相位和频率精确匹配的
H
SYNC
输入。时的相位和频率匹配（有
一些在相位偏移量为压控振荡器的函数
特性） ，该误差信号变为零，锁定检测无
更长的脉冲高度，以及电荷泵进入高
阻抗状态。该时钟被锁定到H
SYNC
输入。只要相位和频率的分歧依然存在
小时，PLL可以调整压控振荡器来保持锁定状态和锁
检测仍然很低。
快速锁定模式
快速锁定模式可通过任何允许沿海启用浮动，
或者拉至电源中期（1/3和2/ 3 * V之间
CC
） 。在这
模式中，锁被实现比在正常模式下快得多，但
时钟除数修正的飞行来实现这一点。如果
相位检测器检测到足够幅度的误差，则
时钟是抑制或复位尝试的一个“快锁”
信号。迫使时钟被同步到H
SYNC
输入这种方式可以让大约2小时周期的锁，但是
在此期间，在时钟间隔将不会被正则的。一旦
近锁定条件达到后，电荷泵输出
应该很接近它的锁定按钮值，并把
设备进入正常模式应导致正常锁很
快。快速锁定模式旨在用于其中H
SYNC
变得不规则，直至稳定的信号再次被获得。
环路滤波器
环路滤波器控制如何快速压控振荡器将一个响应
改变相位比较器输出的刺激。其
组分的选择应使该快速锁定可以是
实现的，但用最小的VCO的“摆动” ，优选在
一对电荷泵输出的两个振荡，假设
VCO的频率开始捕捉范围内。如果过滤器
欠阻尼，压控振荡器将结束，下拍摄
一个稳定的锁之前期望的操作点很多次
发生。有可能不足的阻尼滤波器这么多
该环路本身产生振荡，并且VCO锁定是从来
实现的。如果过滤器是过阻尼的，对VCO的响应
时间将是过度的和许多个周期将需要一
锁定条件。过阻尼的特征还在于通过一个
轻松解锁系统，因为过滤器无法响应快
足够的VCO频率扰动。狠狠过
阻尼系统将似乎无休止地摆动，像极
大质量的长摆的结束。由于寄生
PCB的走线和组件变量的影响，将采取
一些试验和误差实验，以确定最佳
值以用于任何给定的情况。使用组件
表为起点，但要知道，从偏差
这些值是不寻常的。
海岸模式
海岸方式拉出海岸启用（ 9脚）高
（上面的三分之二* V
CC
） 。在滑行状态的内部鉴相器
被禁用，并且过滤掉保留在高阻抗模式
不断筛选出的电压和VCO频率恒定为
可能。 VCO频率漂移，从电荷泄漏
滤波电容器，并且电压变化的压控振荡器操作
点。滑行模式的目的是要使用时的噪音或
信号劣化结果在水平同步的损失为许多
周期。相位检测器将不会试图调整到
信号产生的损失，这样，当水平同步的回报，
同步锁定可重新建立快。然而，如果多
发生VCO漂移，可能需要长达重新锁定为
再启动时。
外部鸿沟
DIV SEL （引脚8 ）控制使用内部分压器。当
高，内部的分频器被使能和EXT DIV （引脚13 ）
输出CLK由2N分。这是将信号以
其中水平同步输入将被锁定。如果选择分频
为低电平时，内部分频器的输出被禁止，并且外部
划分成为从外部分频器的输入端，以使一个
除数以外的8预编程的内部1
除数可以使用。
锁定检测
锁定检测（引脚12）将变为低电平时，锁被建立。任何
从直流充电电流路径泵出会歪斜EXT DIV
相对于HSYNC中，呈偏移或者添加到200ns的
内部延迟，这取决于哪一种方式的额外的电流是
流淌。这个偏移量被称为静态相位误差，并且总是
存在于任何PLL系统。如果，在部分稳定在一
锁定模式，锁定检测不低，加上或减去
来自环路滤波器的串联电阻R2将改变这种静态
相位误差，以允许LDET变低，而在锁。我们的目标是
把EXT DIV的上升沿同步的下落
的HSYNC + 200ns的边缘（见“时序图”
第5页） 。增加R2减小相位误差，而
减少R2增加了相位误差。 （相位误差
普通模式
普通模式下通过拉动COAST启用（引脚9）低
（下三分之一* V
CC
） 。若H
SYNC
和CLK ÷ 2N有任何相或
频率差的误差信号，产生并发送
到电荷泵。电荷泵将任力
电流流入或流出所述滤波电容器的企图
8
FN7175.4
2009年9月3日
