表9.串行主机接口SPI协议时序（续）
号
36
特征
1,3,4
第一个SCK采样边沿到HREQ输出
的无效
模式
SLAVE
过滤模式
绕过
很窄
窄
WIDE
37
最后一个SCK采样边沿到HREQ输出
不拉高（ CPHA = 1 ）
SLAVE
绕过
很窄
窄
WIDE
38
39
40
41
42
43
SS无效到HREQ输出不
拉高（ CPHA = 0 ）
SS的无效脉冲宽度（ CPHA = 0 ）
HREQ在断言首先SCK边缘
HREQ中的无效到最后一个SCK采样
边缘（ HREQ中建立时间）（ CPHA = 1）
首先SCK边缘HREQ在没有断言
（ HREQ保持时间）
HREQ宽度断言
SLAVE
SLAVE
主
主
主
主
—
—
—
—
—
—
表达
—
—
—
—
—
—
—
—
—
T
C
+ 6
0.5
×
T
SPICC
+ 3.0
×
T
C
+ 43
—
—
3.0
×
T
C
民
45
55
95
145
50.0
60.0
100.0
150.0
45.0
11.0
96.0
0
0
15
最大
—
—
—
—
—
—
—
—
—
—
—
—
—
—
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
注意：
1.为0.95V < V
VDD_CORE
< 1.05 V和T
J
< 100 ° C，C
L
= 50 pF的
2.周期性采样，而不是100 ％测试
3.所有的时间假设无噪声输入。
4.所有时间假定为200 MHz的内部时钟频率。
5. SHI_1规格相匹配的SHI
6.从时序应等于串行时钟高周期+串行时钟低电平时间。
SYMPHONY
DSP56724 / DSP56725多核音频处理器，修订版1
16
飞思卡尔半导体公司
