位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CY7C68000A_09 > CY7C68000A_09 PDF资料 > CY7C68000A_09 PDF资料2第6页
CY7C68000A
引脚说明
表1.引脚说明
QFN VFBGA
4
8
7
11
9
10
49
48
46
44
43
41
39
38
37
36
34
33
31
29
27
26
50
3
H1
H5
H4
H8
H6
H7
G8
G7
G5
G3
G2
F8
F6
F5
F4
F3
F1
G4
E1
D8
G1
E2
A1
B2
名字
AVCC
AVCC
AGND
AGND
DPLUS
DMINUS
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
CLK
RESET
TYPE
动力
动力
动力
动力
I / OZ
I / OZ
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
产量
输入
不适用
时钟
这个输出是用于时钟信号的接收和发送的并行
公交车：在D [ 0 15 ]的数据。
高电平有效复位
复位整个芯片。该引脚可以连接到V
CC
通过一个0.1 μF电容和GND之间通过一个100多K的电阻为
10毫秒的RC时间常数。
收发器选择
全速（FS）和之间的这种信号，选择
高速（ HS ）收发器：
0 ： HS启用收发器
1 ： FS收发器启用
选择终止
全速（FS）和之间的这种信号，选择
高速（ HS ）终端：
0 ： HS终止
1 ： FS终止
暂停
放置CY7C68000A在绘制最小的功率模式
从供给。关闭所有不需要的挂起/恢复模块
操作。虽然暂停，
TERMSELECT
必须始终FS模式
以确保1.5千欧拉起DPLUS保持供电。
0 ： CY7C68000A电路图纸挂起电流
1 ： CY7C68000A电路图纸正常电流
双向数据总线
这个双向总线被用作高8
当在16位模式，以及不使用的数据总线的位，当
8位双向模式。根据8位单向模式这些位
被用作数据输出，由TxValid信号选择。
默认
不适用
不适用
不适用
不适用
Z
Z
描述
[1]
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟V
CC
这个信号提供电源给该芯片的模拟部分。
模拟地
连接到地面尽可能短的路径越好。
模拟地
连接到地面尽可能短的路径越好。
USB DPLUS信号
连接到USB DPLUS信号。
USB DMINUS信号
连接到USB DMINUS信号。
双向数据总线
这个双向总线被用作整个数据
总线的8位双向模式或者至少显著8位中的
16位模式。根据8位单向模式下，这些位被用来作为
输入数据，由RxValid信号选择。
12
B3
XcvrSelect
输入
不适用
13
B4
TERMSELECT
输入
不适用
2
B1
暂停
输入
不适用
记
1.未使用的输入不能悬空。领带为高电平或低电平适当。输出是三态应该仅上拉或下拉，以确保
在上电时以及在待机状态下的信号。
文件编号： 38-08052牧师* H
第15 6
[+ ]反馈
