
CY7C135
CY7C1342
4K ×8双端口静态RAM和4K ×8双端口
SRAM与信号灯
特点
真正的双端口存储器单元允许simulta-
neous读取相同的内存位置
4K ×8的组织
0.65微米CMOS工艺,以获得最佳速度/功耗
高速访问: 15纳秒
较低的工作功耗:我
CC
= 160毫安(最大)
完全异步操作
自动断电
信号量包含在7C1342以允许软件
端口之间的握手
可提供52引脚PLCC
功能说明
该CY7C135和CY7C1342是高速CMOS 4K ×8
双口静态RAM 。该CY7C1342包括信号灯
提供给分配的双端口RAM的部分的装置
或任何共享资源。两个端口的可允许IN-
供养,异步访问读取和写入任何
位置在存储器中。应用领域包括interproces-
SOR /多处理器设计,通讯状态缓冲,
和双端口视频/图形内存。
每个端口都有独立的控制引脚:芯片使能( CE ) ,
读或写使能( R / W) ,并输出使能(OE ) 。该
CY7C135适于那些不需要系统
芯片上的仲裁或不能耐受的等待状态。因此,
用户必须注意,同时访问的位置
是可能的。信号量提供的CY7C1342到AS-i
SIST港口之间进行仲裁。信号灯逻辑的COM -
珍贵的八共享锁。只有一侧可控制
锁存器(信号量),在任何时候。信号量indi-控制
凯茨该共享资源在使用中。自动pow-
呃向下功能是通过一个独立地控制每个端口上
芯片使能( CE )引脚或SEM引脚(仅CY7C1342 ) 。
该CY7C135和CY7C1342是52引脚PLCC可用。
逻辑框图
读/写
L
CE
L
OE
L
读/写
R
CE
R
OE
R
I / O
7L
I / O
0L
I / O
控制
I / O
控制
I / O
7R
I / O
0R
A
11L
A
0L
地址
解码器
内存
ARRAY
地址
解码器
A
11R
A
0R
CE
L
OE
L
读/写
L
SEMAPHORE
仲裁
(仅7C1342 )
CE
R
OE
R
读/写
R
(仅7C1342 )
(仅7C1342 ),扫描电镜
L
SEM
R
1342–1
赛普拉斯半导体公司
文件编号: 38-06038牧师* B
3901北一街
圣荷西
CA 95134 408-943-2600
修订后的2004年6月22日