位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第0页 > CY7C1059DV33_09 > CY7C1059DV33_09 PDF资料 > CY7C1059DV33_09 PDF资料1第1页
CY7C1059DV33
8兆位（ 1M ×8 ）静态RAM
特点
■
功能说明
该CY7C1059DV33
[1]
是一种高性能的CMOS静态RAM
由8位， 100万字。简单的内存扩展
由低电平有效芯片使能（ CE ） ，积极提供低
输出使能（ OE） ，和三态驱动器。写入装置，
拿芯片使能（ CE）和写使能（ WE）输入低电平。数据
在8 IO引脚（ IO
0
通过IO
7
）然后被写入到
在地址引脚指定位置（A
0
至A
19
).
从设备中读取，需要芯片使能（ CE）和输出
启用（ OE ）低，而强迫写使能（ WE） HIGH 。下
这些条件下，存储位置的指定内容
通过地址引脚上出现的IO引脚。
八个输入或输出引脚（ IO
0
通过IO
7
）被放置在一个
当设备被取消（ CE HIGH ）高阻抗状态，
输出被禁用（ OE高） ，或写操作时
进度（ CE LOW和WE低）。
该CY7C1059DV33是36球FBGA封装和44引脚可用
TSOP II封装中心的电源和地（革命）
引脚排列。
高速
t
AA
= 10纳秒
低有功功率
I
CC
= 110在10纳秒毫安
CMOS的低待机功耗
I
SB2
= 20毫安
2.0V数据保留
取消的时候自动断电
TTL兼容的输入和输出
易内存扩展CE和OE特点
可提供无铅44引脚TSOP II封装
提供标准和高可靠性（Q ）等级
■
■
■
■
■
■
■
■
逻辑框图
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE
WE
OE
输入缓冲器
行解码器
IO0
IO1
检测放大器
IO2
IO3
IO4
IO5
IO6
1M ×8
ARRAY
列解码器
动力
下
IO7
记
1.有关SRAM系统设计指南，请参阅赛普拉斯应用笔记
AN1064 ， SRAM系统指南
可在
www.cypress.com 。
A11
A12
A13
A14
A15
A16
A17
A18
A19
赛普拉斯半导体公司
文件编号： 001-00061修订版* D
198冠军苑
圣荷西
,
CA 95134-1709
408-943-2600
修订后的二〇〇八年十月二十零日
[+ ]反馈
