CY25701
绝对最大额定值
电源电压（ VDD ） .................................... -0.5V至+ 7.0V
直流输入电压....................................- 0.5V至V
DD
+ 0.5V
储存温度（无冷凝） .... -55 ° C至+ 100°C
结温................................ -40 ° C至+ 125°C
数据保留@ TJ = 125°C ................................ > 10年
封装功耗...................................... 350毫瓦
分钟。
3.00
–20
–
10
30.0
0.05
典型值。
3.30
–
–
–
31.5
–
马克斯。
3.60
70
15
166
33.0
500
单位
V
°C
pF
兆赫
千赫
ms
工作条件
参数
V
DD
T
A
C
负载
F
SSCLK
F
MOD
T
PU
电源电压
环境温度
马克斯。负载电容@ 3针
SSCLK输出频率，C
负载
= 15 pF的
扩频调制频率
指定的上电时间为VDD达到最低
电压（电源斜坡必须是单调）
描述
DC电气特性
参数
I
OH
I
OL
V
IH
V
IL
I
IH
I
IL
I
OZ
C
IN[1]
I
VDD
描述
输出高电流（引脚3 ）
输出低电流（引脚3 ）
输入高电压（引脚1 ）
输入低电压（引脚1 ）
输入高电流（引脚1）
输入低电平电流（引脚1 ）
输入电容（引脚1 ）
电源电流
条件
V
OH
= V
DD
– 0.5, V
DD
= 3.3V （源）
V
OL
= 0.5, V
DD
= 3.3V （汇）
CMOS电平，V 70％
DD
CMOS电平，V 30％
DD
V
in
= V
DD
V
in
= V
SS
引脚1 ，或OE
V
DD
= 3.3V ， SSCLK = 10 166兆赫，
C
负载
= 0 ， OE = V
DD
分钟。
10
10
0.7V
DD
–
–
–
–10
–
–
典型值。
12
12
–
–
–
–
–
5
–
马克斯。
–
–
V
DD
0.3V
DD
10
10
10
7
30
单位
mA
mA
V
V
A
A
A
pF
mA
输出漏电流（引脚3 ）三态输出， OE = 0
AC电气特性
[1]
参数
DC
t
R
t
F
T
CCJ1
[2]
描述
输出占空比
输出上升时间
输出下降时间
周期到周期抖动
SSCLK （引脚3 ）
输出禁止时间
（ PIN1 = OE ）
输出使能时间
（ PIN1 = OE ）
PLL锁定时间
老龄化频率
条件
SSCLK ，测得V
DD
/2
20 ％的V -80％
DD,
C
L
= 15pF的
20 ％的V -80％
DD,
C
L
= 15pF的
SSCLK
≥133
MHz时，测得V
DD
/2
25 MHZ
≤
SSCLK <133 MHz时，测得V
DD
/2
SSCLK < 25 MHz时，测得V
DD
/2
从OE下降沿停止输出时间
（异步）
从上升沿OE为输出的有效时间
频率（异步）
时间SSCLK达到有效频率
T
A
= 25 ° C，第一年
分钟。
45
–
–
–
–
–
–
–
–
–5
典型值。
50
–
–
–
–
–
150
150
–
–
马克斯。
55
2.7
2.7
200
400
1 / SSCK 1％的
350
350
10
5
单位
%
ns
ns
ps
ps
s
ns
ns
ms
PPM
T
OE1
T
OE2
T
LOCK
f
注意事项：
1.通过特性保证，未经100％测试。
2.抖动是取决于配置。实际抖动依赖于输出频率，扩频百分比，温度，和输出负载。欲了解更多信息，请参阅
应用笔记， “抖动锁相环的系统：原因，影响和解决方案”可在http://www.cypress.com/clock/appnotes.html ，或联系您
当地的赛普拉斯现场应用工程师。
文件编号： 38-07684牧师* B
第3页7
