CY14B104K ， CY14B104M
引脚配置
图1.引脚图 - 44引脚和54引脚TSOP II
INT
[5]
NC
A
0
A
1
A
2
A
3
A
4
CE
DQ
0
DQ
1
V
CC
V
SS
DQ
2
DQ
3
WE
A
5
A
6
A
7
A
8
A
9
X
OUT
X
in
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
HSB
NC
[4]
NC
A
18
A
17
A
16
A
15
OE
DQ
7
DQ
6
V
SS
V
CC
DQ5
DQ4
V
帽
A
14
A
13
A
12
A
11
A
10
V
RTCcap
V
RTCbat
INT
[5]
NC
A
0
A
1
A
2
A
3
A
4
CE
DQ
0
DQ
1
DQ
2
DQ
3
V
CC
V
SS
DQ
4
DQ
5
DQ
6
DQ
7
WE
A
5
A
6
A
7
A
8
A
9
NC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
HSB
[4]
NC
44 - TSOP II
(x8)
54 - TSOP II
(x16)
顶视图
（不按比例）
顶视图
（不按比例）
X
OUT
X
in
A
15
OE
BHE
BLE
DQ
15
DQ
14
DQ
13
DQ
12
V
SS
V
CC
DQ
11
DQ
10
DQ
9
DQ
8
V
帽
A
14
A
13
A
12
A
11
A
10
NC
A
17
A
16
V
RTCcap
V
RTCbat
表1.引脚定义
引脚名称
A
0
– A
18
A
0
– A
17
DQ
0
？ DQ
7
DQ
0
？ DQ
15
I / O类型
输入
描述
地址输入。用于选择的524288字节的nvSRAM对于x8的配置之一。
地址输入。用于选择262,144字的nvSRAM对于x16的配置之一。
输入/输出双向数据I / O线为× 8配置。作为根据操作的输入或输出线路。
双向数据的I / × 16配置O线。作为根据操作的输入或输出线路。
无连接
输入
输入
输入
输入
输入
产量
输入
未连接。该管脚没有连接到模具上。
写使能输入，低电平有效。当选定低时，在I / O引脚的数据被写入到所述特定
地址位置。
芯片使能输入，低电平有效。当低，选择芯片。当HIGH ，取消选择的芯片。
输出使能，低电平有效。该低电平有效OE输入使能时读取的数据输出缓冲器
周期。拉高OE HIGH导致I / O引脚为三态。
高字节使能，低电平有效。控制DQ
15
- DQ
8
.
低字节使能，低电平有效。控制DQ
7
- DQ
0
.
水晶连接。驱动器在启动时结晶。
水晶连接。对于32.768 kHz晶振。
NC
WE
CE
OE
BHE
BLE
X
OUT
X
in
V
RTCcap
V
RTCbat
电源电容器供给备份的RTC电源电压。悬空若V
RTCbat
被使用。
电源电池提供备用RTC电源电压。悬空若V
RTCcap
被使用。
笔记
4.地址扩展为8兆比特。 NC引脚未连接到死。
5.地址扩展为16兆比特。 NC引脚未连接到死。
文件编号： 001-07103修订版* S
第33 3
[+ ]反馈
