CS5364
2.典型连接图
电阻可能只有在被使用
VD是由VA得出。如果使用的话
不开车的任何其他逻辑
从VD 。
+
1
μ
F
+ 5V到3.3V
+5V
+
1
μ
F
0.01
μ
F
5.1
Ω
4, 9
33
0.01
μF
VD
35
0.01
μF
VA
6
220
μ
F
+
0.1
μF
FILT +
REF_GND
VQ
GND
VLC
5
7
+ 5V至1.8V
1
μ
F
+
0.1
μF
8
通道1模拟
输入缓冲器
47
48
1
2
13
14
11
12
AIN 1+
AIN 1
AIN 2+
AIN 2-
AIN 3+
AIN 3-
AIN 4+
AIN 4-
CS5364
MODE1/SCL/CCLK
MODE0/SDA/CDOUT
OVFL
DIF1/AD1/CDIN
DIF0/AD0/CS
RST
MDIV
CLKMODE
40
36
37
38
41
42
34
掉电
和MODE
设置
2通道模拟
输入缓冲器
3通道模拟
输入缓冲器
A / D转换器
VLS
28
0.01
μF
+ 5V至1.8V
第4频道模拟
输入缓冲器
SDOUT1/TDM
SDOUT2
TDM
版权所有
LRCK / FS
30
27
31
26
24
25
23
音频数据
处理器
SCLK
MCLK
时序逻辑
和时钟
VX
XTI
XTO
GND
3, 8,10, 15, 16, 17, 18,
19, 29, 32, 43, 44, 45, 46
20
+5V
21
22
图2.典型的连接图
对于模拟缓冲区的配置，请参考Cirrus的应用笔记AN241 。另外，一个低成本的单端至differen-
设置在客户评估板TiAl金属溶液。
DS625F4
9
