ATmega329/3290/649/6490
7.7
指令执行时间
本节说明访问的时序指令执行。在AVR
CPU由CPU时钟CLK驱动
中央处理器
直接从所选择的时钟源所生成的
芯片。没有内部时钟进行分频。
图7-4
显示并行指令取指和由Har-启用指令执行
vard架构和快速访问寄存器文件的概念。这是一个基本的流水线概念
获得高达1 MHz的MIPS与每个成本函数对应的唯一结果，
每个时钟功能，并且每个电源单元的功能。
图7-4 。
并行取指和指令执行
T1
T2
T3
T4
CLK
中央处理器
第一个指令获取
第一个指令执行
第二个指令获取
第二个指令执行
3取指令
3指令执行
4取指令
图7-5
演示的是寄存器文件内部访问时序。在一个单个时钟周期的ALU
执行使用两个寄存器中的操作数的操作，并且将结果存储回目的地
置寄存器。
图7-5 。
单时钟周期ALU操作
T1
T2
T3
T4
CLK
中央处理器
总执行时间
寄存器操作数取
ALU操作执行
结果写回
7.8
复位和中断处理
AVR有不同的中断源。每个中断和复位分开
向量中的每个具有在所述程序存储器空间中的单独的程序载体。所有中断
自己的使能必须被写入逻辑1连同全局中断位
使在该状态寄存器的位，以使该中断。根据计划
计数器的值，中断可能被自动引导锁定位BLB02或BLB12被禁用
进行编程。这个特性提高了软件的安全性。请参见
“存储器编程
明史“ 293页
了解详细信息。
在程序存储区的最低地址缺省为复位和
中断向量。完整的向量列表中示出
第49页的“中断” 。
名单中还
决定了不同中断的优先级。下的地址中较高的
15
2552J–AVR–08/07
