ATmega329P/3290P
某些情况下，输入逻辑是必要的，用于检测唤醒条件，然后它会
启用。请参考
“数字输入使能和睡眠模式”第66页
有关详细信息，
其引脚功能。如果输入缓冲器被使能，并且输入信号是左浮动或有
模拟输入电平接近V
CC
/ 2 ，否则输入缓冲器会消耗过多的功率。
对于模拟输入引脚，数字输入缓冲器应在任何时候都被禁止。模拟信号
水平接近V
CC
/ 2上的输入引脚可以甚至在激活模式引起显著电流。数字
输入缓冲器可以通过写数字输入禁用寄存器被禁用（ DIDR1和
DIDR0 ） 。请参阅
209页 - “ DIDR1数字输入禁止寄存器1 ”
和
“ DIDR0 - 数字
226页的输入禁止寄存器0 “
了解详细信息。
9.9.7
JTAG接口和片上调试系统
如果片上调试系统由熔丝位OCDEN和芯片使能进入掉电或
省电休眠模式，主时钟源保持启用状态。在这些休眠模式，这将
显著的总电流消耗贡献。有三种不同的方法来
避免这种情况：
不编程OCDEN 。
禁用JTAGEN熔丝。
写一个在MCUCR的JTD位。
在TDO引脚悬空时， JTAG接口使能而JTAG TAP控制器
没有进行数据交换。如果连接到TDO引脚上的硬件不拉起来的逻辑电平，
功率消耗也会增加。需要注意的是在扫描链CON- TDI管脚为下一个设备
含有一个上拉可避免此问题。写在MCUCR的JTD位寄存器到一个或
不对JTAG熔丝位编程可以禁止JTAG接口。
40
8021E–AVR–07/09
