图1-1 。
框图
2.引脚配置
表2-1 。
引脚名称
CLK
I
I / O
OE
VCC
引脚配置（所有引脚分布俯视图）
功能
时钟
逻辑输入
双向缓冲器
OUTPUT ENABLE
+ 5V电源
图2-1 。
I / CLK
I1
I2
I3
I4
I5
I6
I7
I8
GND
TSSOP
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I9/OE
图2-2 。
DIP / SOIC
I / CLK
I1
I2
I3
I4
I5
I6
I7
I8
GND
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
VCC
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I9/OE
图2-3 。
PLCC
I2
I1
I / CLK
VCC
I / O
3
2
1
20
19
I8
GND
I9/OE
I / O
I / O
9
10
11
12
13
I3
I4
I5
I6
I7
4
5
6
7
8
18
17
16
15
14
I / O
I / O
I / O
I / O
I / O
2
ATF16V8B/BQ/BQL
0364J–PLD–7/05
