AT89LP428/828
10.1.2
只输入模式
输入唯一的端口配置
示
in
图10-2 。
输出驱动器
是
三态。该
输入包括
施密特触发
输入改进的输入噪声抑制。的输入电路
P3.2, P3.3, P3.6, P4.0
和
P4.1在掉电模式下不禁止（见
图10-3 ）
和
There-
前这些引脚
应
不
be
在此模式下配置在掉电模式下悬空。
图10-2 。
仅输入
输入
数据
PWD
图10-3 。
输入电路的P3.2 ， P3.3
和
P3.6
PORT
针
输入
数据
PORT
针
10.1.3
漏极开路输出
漏极开路输出配置关闭
所有
引体向上
和
仅驱动下拉晶体管
端口引脚时，锁存器的
a
逻辑“0”。对
被用作
逻辑输出，
a
CON-口
想出以这种方式，必须有
an
外部上拉，一般
a
电阻连接到V
CC
。在上拉
下这个模式是
相同
对于准双向模式。开漏输出端口组态
比为
示
in
图10-4 。
的P3.2 ， P3.3输入电路
和
P3.6过程中不被禁用
掉电（见
图10-3 ）
和
因此，这些引脚
应
不
be
电源 - 在悬空
下来时，这种配置模式。
图10-4 。
漏极开路输出
PORT
针
从港
注册
输入
数据
PWD
37
3654A–MICRO–8/09
