位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1150页 > AT32UC3A0128 > AT32UC3A0128 PDF资料 > AT32UC3A0128 PDF资料2第6页
AT32UC3A
4.1
4.1.1
处理器和体系结构
AVR32 UC CPU
32位加载/存储AVR32A RISC架构。
15个通用32位寄存器。
32位堆栈指针，程序计数器和链接寄存器驻留在寄存器文件。
全正交指令集。
特权和非特权模式，实现高效，安全的操作系统。
创新教学具有可变指令长度，确保行业领先的集在一起
代码密度。
- 通过DSP扩工程用饱和算法，以及各种各样的乘法指令。
3级流水线使得每个时钟周期一条指令的大多数指令。
- 字节，半字，字和双字的内存访问。
- 多个中断优先级。
MPU可用于内存保护的操作系统。
–
–
–
–
–
4.1.2
调试和测试系统
IEEE1149.1标准的JTAG和边界扫描
通过JTAG接口直接内存访问和编程能力
丰富的片上符合IEEE- ISTO 5001-2003 （ Nexus的2.0 ）级调试功能2+
- 低成本NanoTrace支持。
辅助端口，用于高速跟踪信息
6项目和2个数据断点硬件支持
支持软件断点数量不受限制
先进的程序，数据的所有权，并跟踪观察点支持
4.1.3
外设DMA控制器
转让从/到外设/从任何存储空间，而不处理器的干预。
下一个指针支持，禁止在缓冲区管理强实时限制。
十五个频道
–
–
–
–
–
两对每个USART
两对每个串行同步控制器
两对每个串行外设接口
为每个ADC
两对每个TWI接口
4.1.4
总线系统
高速总线（ HSB ）矩阵6个硕士和6个从站处理
- 处理来自CPU的数据请求获取， CPU取指令， PDCA ， USBB ，以太网
控制器， CPU SAB和内部闪存，内部SRAM ，外设总线A，外设总线
B， EBI 。
- 轮转仲裁（支持三种模式：没有默认的主，最后
访问默认
主人，固定默认主）
- 突发中断与时隙周期限制
- 每个法师一个地址解码器
6
32058H–AVR32–03/09
