2006年11月
修订版1.5
ASM5P2308A
引脚配置
REF 1
CLKA1 2
CLKA2 3
V
DD
4
ASM5P2308A
GND 5
CLKB1 6
CLKB2 7
S2
8
16 FBK
15 CLKA4
14 CLKA3
13 V
DD
12 GND
11 CLKB4
10 CLKB3
9
S1
引脚说明的ASM5P2308A
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
REF
3
4
4
描述
输入参考频率，可承受5V输入
缓冲时钟输出， A银行
缓冲时钟输出， A银行
3.3V电源
地
缓冲时钟输出， B银行
缓冲时钟输出， B银行
选择输入， 2位
选择输入， 1位
CLKA1
CLKA2
V
DD
GND
CLKB1
4
CLKB2
4
S2
S1
5
5
4
4
CLKB3
CLKB4
GND
V
DD
缓冲时钟输出， B银行
缓冲时钟输出， B银行
地
3.3V电源
缓冲时钟输出， A银行
缓冲时钟输出， A银行
PLL反馈输入
CLKA3
4
CLKA4
FBK
4
注意事项：
3.弱上拉了下来。
对所有输出4.弱上拉了下来。
在这些输入5弱上拉。
3.3V零延迟缓冲器
注意：本文档中的信息如有更改，恕不另行通知。
16 16
