SRAM
奥斯汀半导体公司
功能框图
VCC
GND
AS5C512K8
DQ8
输入缓冲器
行解码器
I / O
控制
4,194,304-BIT
存储阵列
1024行×
4096柱
A0-A18
DQ1
CE \\
列解码器
OE \\
WE \\
*电源
下
*在低电压数据保留选项。
引脚功能
A0 - A18
地址输入
写使能
芯片使能
OUTPUT ENABLE
数据输入/输出
动力
地
无连接
真值表
模式
OE \\ CE \\ WE \\
待机
X
H
X
读
L
L
H
不选自H
L
H
写
X
L
L
X =无关
WE \\
I / O
高-Z
Q
高-Z
D
动力
待机
活跃
活跃
活跃
CE \\
OE \\
I / O
0
- I / O
7
V
CC
V
SS
NC
AS5C512K8
修订版4.5 7/01
奥斯汀半导体公司保留更改产品或规格，恕不另行通知。
2
