引脚名称
IDC
IDIF
TYPE
产量
输入
描述
DC回路控制电流。 IDC的输出提供给ASLIC装置亲电流
portional控制流经所述的用户环路的直流环路电流。
纵向上。 IDIF是电流输入引脚由ASLIC装置的IDIF针供给。
在该引脚的电流所使用的ASLAC设备监控和诊断功能
系统蒸发散。该IDIF引脚具有内部输入电阻，这样外部的纵向噪声滤波器
电容器可以被连接。
中断。该引脚上的逻辑0表示一个或多个位在信令寄存器
已经改变了状态。当活动被检测到任何信号中断将产生
在信号寄存器不被屏蔽寄存器屏蔽。一旦东窗事发活动
被检测到， INT输出将被拉低，并在该状态，直到被清除。见
配置寄存器描述6操作。
控制端口。这些控制线是TTL兼容的，每个人都可以被编程为
的输入或输出。当设定为输入，就可以监控外部， TTL的COM
兼容的逻辑电路。当设定为输出，可控制外部逻辑DE-
副或者它们可被连接到引脚的ASLIC装置来控制测试的C3，C4或C5的
继电器驱动器RY1OUT ， RY2OUT和RY3OUT （ I / O
3
， I / O
4
只有44引脚PLCC版） 。在
输出模式下，这些引脚由I / O控制
1
， I / O
2
， I / O
3
和I / O
4
中位
通道控制寄存器， MPI指令17 。
目前的参考。一个外部电阻（ RREF ）连接在此引脚与模拟之间
地面产生一个精确的片上基准电流。这个电流被使用的
ASLAC设备在其直流馈电和环路监控电路。
环旅感。这些引脚参考VREF电流求和节点。他们亲
韦迪终端使用外部电阻RSR1和RSR2 ，其中在感应电压
振铃供电电阻的两端连接到环型总线。为了确定环 -
荷兰国际集团中的电流回路中， ASLAC装置检测的电流之间的差
在这些引脚。
金属感。 ISUM是电流输入引脚，并且由ASLIC的ISUM销供给DE-
副。目前在该管脚的绝对值所使用的ASLAC设备为超
visory和诊断功能。
主时钟。主时钟用于操作数字信号处理器。 MCLK
可以是2.048兆赫， 4.096 MHz或8.192兆赫。 MCLK可以是异步的，以PCLK 。
初始化后， MCLK输入被禁止，相关的电路是由驱动
连接PCLK 。 MCLK的连接可以在用户控制下重新建立。
PCM时钟。在PCM时钟决定在哪个PCM数据被串行移入率
或流出的PCM接口。 PCLK是在帧同步频率的整数倍。该
最大时钟频率为8.192 MHz和最低时钟频率为128千赫
压扩的数据。最低时钟频率的线性或扩数据加上显
naling数据为256千赫。 PCLK时钟可以是异步的，如果最初的CON-到MCLK
nection状态下，用户控件禁用。
复位。该引脚上的逻辑0复位ASLAC设备恢复为默认初始条件。这是
相当于一个硬件复位命令。信号小于100ns应该不会造成
一个复位。以确保正确复位时，复位脉冲的最小长度是50微秒。
时隙控制。时隙控制输出为开漏（需要外部
上拉电阻VCCD ）和通常处于非活动状态（高阻态） 。 TSCA活跃
（低）时， PCM数据是存在于DXA和TSCB有效（低）时， PCM数据是
目前在DXB 。 （ TSCB和DRB - 44引脚PLCC只）。
模拟电源。 VCCA内部连接附近的模拟I到基板/ O
部分。
数字电源。 VCCD内部连接邻近的数字部分到基板。
模拟输入。模拟输出（ VTX ）从ASLIC设备施加到ASLAC
设备的发送路径输入， VIN 。的信号进行采样，处理，编码，和反式
mitted的PCM公路。
INT
输出，主动
低
I / O
1
， I / O
2
， I / O
3
,
I / O
4
输入/输出
IREF
参考
IRTA ， IRTB
输入
ISUM
输入
MCLK
输入
PCLK
输入
RST
输入，主动
低
漏极开路
输出
TSCA ， TSCB
VCCA
VCCD
VIN
动力
动力
输入
ASLIC / ASLAC产品
11
