ADuM3220
应用信息
PC板布局
该ADuM3220数字隔离器，无需外部接口
电路，用于在逻辑接口。电源旁路是
在输入和输出供电引脚需要，如图
图16.使用一个小的陶瓷电容器之间的值
0.01 μF和0.1 μF ，以提供良好的高频旁路。
在输出电源引脚，V
DD2
建议也
添加10 F的值，以提供驱动所需的电荷
在ADuM3220输出栅极电容。在输出
电源引脚，应避免旁路电容器用的通孔的
或多个过孔应该被用来降低电感的
绕过。双方之间的走线总长的结束
更小的电容和所述输入或输出电源引脚
不应超过20毫米。
V
DD1
V
IA
V
IB
GND
1
V
OA
V
OB
GND
2
V
DD2
08994-023
热限制和负载开关
特征
对于隔离门极驱动器之间的必要的分离
输入和输出电路防止了使用单一的热
垫的部分的下方，并且热量，因此，耗散主要
通过封装引脚。
封装热耗散限制的切换的性能
频率对输出负载，如示于图7中，为
最大负载电容可以被驱动以1 Ω串联
对于输出电压的不同值的栅极电阻。例如，
这个曲线示出了一个典型的ADuM3220可以驱动一个大
MOSFET 120 NC栅极电荷为8 V输出（这是equi-
价为15 nF的负载）到约300千赫兹的频率。
输出负载特性
该ADuM3220输出信号依赖于特征
的输出负载，这是一种典型的N沟道MOSFET 。
驱动器的输出响应于一个N沟道MOSFET的负载
可以用一个开关输出电阻来建模（注册商标
sw
） ，一
电感由于在印刷电路板迹线（长
跟踪
), a
串联栅极电阻（R
门
），以及一个栅极到源极电容（C
gs
),
如示于图18 。
R
SW
是内部ADuM3220驾驶员的开关电阻
输出，也就是大约1.5 Ω 。
门
是本征栅电阻
的MOSFET和任何外部串联电阻。一个MOSFET
这需要4栅极驱动器将有一个典型的内在门
约1 Ω和栅极 - 源极电容C的电阻
gs
中，
在2 NF和10 nF的。 LT
RACE
是印刷的电感
电路板走线， 5 NH或通常会少了一个很好的值
设计布局与来自一个非常短且宽连接
ADuM3220输出到MOSFET的栅极。
下面的等式定义的RLC电路的Q因子，
这表明如何ADuM3220输出响应的步骤
改变。对于一个良好的阻尼输出，Q为小于1 。添加
串联栅极电阻衰减的输出响应。
图16.推荐的PCB布局
传播延迟相关参数
传播延迟是描述所花费的时间参数
一个逻辑信号，以通过一个组件传播。传播
延迟到逻辑低输出可从传播延迟不同
到逻辑高输出。该ADuM3220指定吨
DLH
（见
图17）上升输入高逻辑之间的时间
阈值V
IH
，在产量提升10 ％的门槛。同样地，所述
下降传播延迟，T
DHL
被定义为间隔时间
输入下降逻辑低电平阈值时， V
IL
和输出下降
90 ％的阈值。上升和下降时间依赖于
加载条件和不包括在所述传播
延时，因为是栅极驱动器的行业标准。
90%
产量
10%
Q
=
V
IH
输入
V
IL
L
1
×
跟踪
(
R
sw
+
R
门
)
C
gs
t
DLH
t
R
t
DHL
t
F
08994-007
在图4和图5所示， ADuM3220输出电压波形
10 V输出显示的C
gs
2 nF的和1 nF的分别。
注意输出的图5中的振荡用C
gs
1 NF和
为1.5 ，其中小于1时所需的计算出的Q因子
良好的阻尼。
输出振铃可以通过增加一个串联栅极电阻减小
挫伤的响应。对于使用1 nF的或更少的应用程序
负载时，建议增加约一个串联栅极电阻
5 Ω 。如图6中，R
门
为5 Ω ，这将产生一个计算
Q因子为约0.3，并且示出了在阻尼响应
与图5的比较。
图17.传播延迟参数
通道与通道之间的匹配是指最大数量
的传播延迟中的信道之间是不同的
单ADuM3220组件。
传播延迟偏斜指最高量
的传播延迟的多个ADuM3220之间不同
部件相同的条件下操作。
第0版|第11页16
