ADS6149/ADS6129

ADS6148/ADS6128

SLWS211B - 2008年7月 - 修订2008年10月

.....................................................................................................................................................

www.ti.com

ADS6149/48/29/28

高

0.35 V

+

–

低

OUTP

外

100-

W

负载

1.2 V

–

–0.35 V

+

–

开关阻抗为

名义上50

W

(

±

10%)

当高开关闭合， OUTP = 1.375 V， OutM中= 1.025 V

当低开关闭合时， OUTP = 1.025 V， OutM中= 1.375 V

当高（或低）开关闭合，路特= 100

W

S0374-01

图109 LVDS缓冲器等效电路

CMOS并行接口

在CMOS模式下，每个数据位是在不同的引脚为CMOS电压电平，每个时钟周期输出。上升

的输出时钟CLKOUT的边缘可被用来锁存数据在接收器

（采样频率高达

150 MSPS ） 。

高达150 MSPS ，输出数据的设置和保持定时相对于CLKOUT信号被指定。这是

推荐使用短的走线对，以尽量减少负载电容由数据和时钟输出引脚

接收器。另外，匹配的输出数据和时钟跟踪以最小化它们之间的歪斜。

对于采样频率> 150 MSPS ，

它建议使用外部时钟来捕获数据。延迟

从输入时钟到输出数据和数据有效时间被指定为较高的采样频率。这些

定时可用于适当地延迟所述输入时钟，并使用它来捕获数据（见

科幻gure 4 ） 。

58

提交文档反馈

高

低

+

大败

OutM中

2008 ，德州仪器

产品文件夹链接（ S） ：

ADS6149 / ADS6129 ADS6148 / ADS6128