ADA4855-3
测试电路
+V
S
+V
S
10F
+
10F
+
1k
0.1F
V
IN
49.9
10F
+
0.1F
V
OUT
R
L
V
IN
1k
1k
53.6
07685-041
0.1F
0.1F
V
OUT
1k
10F
+
0.1F
–V
S
R
L
–V
S
图40.同相负载配置
+V
S
AC
图43.共模抑制
+V
S
10F
49.9
0.1F
V
OUT
R
L
10F
49.9
07685-042
V
OUT
R
L
AC
–V
S
07685-045
+
0.1F
–V
S
图41.正电源抑制
+V
S
10F
图44.负电源抑制
+V
S
10F
R
G
R
F
0.1F
0.1F
V
OUT
49.9
10F
C
L
R
L
R
G
R
F
0.1F
0.1F
V
OUT
49.9
10F
R
L
V
IN
V
IN
+
07685-043
–V
S
–V
S
图42.典型的容性负载配置
图45.典型的同相增益配置
第0版|第13页20
07685-046
0.1F
+
0.1F
07685-044
0.1F
+
+
+
