ADA4817-1/ADA4817-2
测试电路
输出反馈引脚用于便于在图32的布局的图37 。
+V
S
10F
+V
S
10F
+
+
0.1F
V
IN
49.9
10F
0.1F
V
OUT
R
L
R
G
R
F
0.1F
0.1F
V
OUT
V
IN
49.9
10F
R
L
+
+
–V
S
–V
S
图32. G = 1配置
图35.同相增益配置
+V
S
AC
49.9
+V
S
10F
+
0.1F
V
OUT
R
L
10F
+
07756-145
V
OUT
R
L
49.9
AC
–V
S
07756-148
0.1F
–V
S
图33.正电源抑制
图36.负电源抑制
+V
S
10F
+V
S
10F
+
R
G
R
F
0.1F
V
IN
49.9
10F
+
07756-142
1k
0.1F
V
OUT
C
L
R
L
V
IN
1k
1k
53.6
1k
10F
0.1F
0.1F
V
OUT
R
L
R
SNUB
–V
S
–V
S
图34.容性负载配置
图37.共模抑制
第0版|第12页24
07756-146
0.1F
+
0.1F
07756-141
07756-147
0.1F
0.1F
+
