AD9553
预置频率
频率选择引脚（ A [ 3：0]和Y [ 5 ：0]）允许用户
硬连接设备为预设的输入和输出频率
基于所述引脚的逻辑状态（参见图20） 。该引脚解码
地面上或打开的连接为逻辑0或逻辑1 ，分别。
为了具有通过SPI对设备的访问控制寄存器
端口，用户必须选择Y [ 5 ： 0 ] = 000000和/或A [ 3 ： 0 ]
=
0000.
这样做会导致引脚12至引脚14用作SPI端口
控制管脚，代替输出模式控制引脚（参见输出
驱动模式控制部分） 。请注意，选择SPI后
模式下，用户必须写一个逻辑1位寄存器0x32为0，
寄存器0x34 ，以使寄存器作为OUT1的源极和
OUT2模式控制位（见图23和输出驱动器
模式控制部分） 。
在A [ 3 ： 0 ]引脚允许用户选择15输入1
如表14所示的装置，设定的基准频率
适当除以5 （ / 5
A
, /5
B
） ，乘乘2 （ ×2
A
, ×2
B
),
和输入分频器（R
A
, R
B
, R
XO
基于该逻辑电平）的值
施加到A [3： 0]引脚。
表14.引脚配置的输入频率
1
引脚A [ 3 ： 0 ]
0000
0001
0010
0011
0100
0101
0110
0111
1000
1001
1010
1011
1100
1101
2
1110
3
1111
1
2
相同的设置同时适用于REFA和REFB输入
路径。此外， / 5 ×2，和R的值会导致在PLL
输入频率为任一16kHz或40/3千赫。该例外
系统蒸发散分别为A [3：0 ] = 1101和1110 ，其产生的PLL输入
频率的155.52 / 59 MHz和4.86 MHz的分别。
注意的XTAL输入不可用的保持
在A的功能[3：0 ] = 1101和1110的配置，
因此，不定R
XO
值。
在Y [5： 0]引脚允许用户选择器51输出的一个
频率组合（F
OUT1
和f
OUT2
）每表15 。
该设备设置适当的P
0
, P
1
和P
2
基础设置
上施加到Y [5：0 ]的逻辑电平的引脚。但是请注意，
即选择101101通过110010要求A [ 3 ： 0 ] = 1101
和选择110011要求A [ 3 ： 0 ] = 1110 。
PLL反馈分频器和控件的值（N ）
设置为电荷泵电流（CP）的依赖于
无论是A的组合[ 3 ： 0]和Y [ 5 ： 0 ]引脚设置为
在表16中示出。
f
REFA
, f
REFB
（兆赫）
0.008
1.536
2.048
16.384
19.44
25
38.88
61.44
77.76
122.88
125
1.544
155.52
77.76
200/3
/5
A
, /5
B
–
–
–
–
–
–
–
–
–
–
On
–
–
–
–
×2
A
, ×2
B
On
–
–
–
–
On
–
–
–
–
On
On
–
–
–
R
A
, R
B
（十进制）
SPI模式
1
96
128
1024
1215
3125
2430
3840
4860
7680
3125
193
59
16
5000
R
XO
（十进制）
3125
3125
3125
3125
3125
3125
3125
3125
3125
3125
3125
3125
未定义
未定义
3750
如需/ 5和× 2频率定标器， - 表示旁路，在表示活动。
引脚A [ 3 ： 0 ] = 1101仅适用于销Y [ 5 ： 0 ] = 101101通110010 。
3
引脚A [ 3 ： 0 ] = 1110仅适用于销Y [ 5 ： 0 ] = 110011 。
第0版|第14页44
