AD9548
参数
增量功耗
系统时钟PLL关闭
输入参考对
迪FF erential
单端
输出分配上的驱动程序
LVDS
LVPECL
CMOS
1
2
民
典型值
最大
单位
105
7
13
70
75
65
mW
mW
mW
mW
mW
mW
测试条件/评论
条件=典型配置;表中的值显示
在功率变化引起的指示进行操作。
f
系统时钟
= 1 GHz的
1
;高频直接输入模式。
单一3.3 V CMOS输出与10 pF负载。
f
系统时钟
是频率在SYSCLKP和SYSCLKN引脚。
f
S
是输出的DAC的采样率。
3
f
DDS
是DDS的输出频率。
逻辑输入（ M7 TO M0 ， RESET ， TDI ， TCLK ， TMS ）
表4 。
参数
逻辑输入（ M7 TO M0 ， RESET ， TDI ， TCLK ， TMS ）
输入高电压（V
IH
)
低输入电压（V
IL
)
输入电流（I
INH
, I
INL
)
输入电容（C
IN
)
民
2.1
±80
3
0.8
±200
典型值
最大
单位
V
V
μA
pF
测试条件/评论
逻辑输出（ M7 TO M0 ， IRQ ， TDO ）
表5 。
参数
逻辑输出（ M7 TO M0 ， IRQ ， TDO ）
输出高电压（V
OH
)
输出低电压（V
OL
)
IRQ漏电流
低电平有效输出模式
高电平输出模式
民
2.7
0.4
1
1
典型值
最大
单位
V
V
μA
μA
测试条件/评论
I
OH
= 1毫安
I
OL
= 1毫安
漏极开路模式
V
OH
= 3.3 V
V
OL
=-0 V
系统时钟输入（ SYSCLKP / SYSCLKN ）
表6 。
参数
系统时钟PLL旁路
输入频率范围
最小输入转换率
占空比
共模电压
差分输入电压灵敏度
民
500
1000
40
1.2
100
典型值
最大
1000
单位
兆赫
V / μs的
%
V
mV的P-P
测试条件/评论
征收抖动最小限制
性能
内部产生
要求各地要销最小电压
确保逻辑状态之间进行切换;
无论是引脚上的电压瞬时
不得超过电源轨;可以
适应由AC单端输入
接地未使用的输入
单端，每个引脚
60
输入电容
输入阻抗
2
2.5
pF
kΩ
第0版|第112 5
