AD9548
引脚配置和功能描述
88
87
86
85
84
83
82
81
80
79
78
77
76
75
74
73
72
71
70
69
68
67
DVDD
M7
M6
M5
M4
DVDD
DVDD3
M3
M2
M1
M0
DVDD
IRQ
NC
AVDD
AVDD3
REFDD
REFD
AVDD
REFCC
REFC
AVDD3
DVDD
SCLK / SCL
SDIO
SDO
CS / SDA
DVDD
DVDD3
TCLK
TMS
TDO
TDI
DVDD
RESET
DVDD
DVDD
NC
VSS
DACOUTP
DACOUTn
VSS
AVDD3
AVDD3
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
AD9548
顶视图
（不按比例）
88引脚LFCSP封装
12mm × 12mm
0.5mm间距
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
AVDD3
REFBB
REFB
AVDD
REFAA
REFA
AVDD3
AVDD
TDC_VRT
TDC_VRB
NC
AVDD
VSS
SYSCLKP
SYSCLKN
VSS
AVDD
SYSCLK_LF
SYSCLK_VREG
AVDD3
NC
NC
AVDD
AVDD
VSS
CLKINN
CLKINP
VSS
AVDD
OUT_RSET
AVDD3
OUT0P
OUT0N
AVDD
OUT1P
OUT1N
AVDD3
AVDD3
OUT2P
OUT2N
AVDD
OUT3P
OUT3N
AVDD3
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
笔记
1. NC =无连接。
2.裸露焊盘必须接地（ VSS ） 。
图2. 88引脚LFCSP封装引脚配置
表21.引脚功能描述
PIN号
1, 6, 12, 77,
83, 88
2
3
助记符
DVDD
SCLK / SCL
SDIO
输入/
产量
I
I
I / O
PIN TYPE
动力
3.3 V CMOS
3.3 V CMOS
描述
1.8 V数字电源。
串行编程时钟。数据时钟串行编程。
串行数据输入/输出。当设备处于4线模式中，数据通过写
该引脚。在3线模式下，数据读取和写入发生在该引脚。没有
在这个引脚内部上拉/下拉电阻。
串行数据输出。使用此引脚读取4线模式数据（高阻抗
3线模式） 。还有在这个引脚没有内部上拉/下拉电阻。
片选（ SPI ） 。低电平有效。当器件编程的，这个引脚必须保持
低。在系统中多个AD9548存在，这个引脚使
每个AD9548单独编程（在我
2
C模式，这是一个串行数据引脚） 。
该引脚具有内部10 kΩ的上拉电阻，但仅在SPI模式。
3.3 V的I / O数字供电。
JTAG时钟。内部下拉电阻;不使用JTAG ，如果没有连接。
JTAG模式。内部上拉电阻;不使用JTAG ，如果没有连接。
JTAG输出。不使用JTAG ，如果没有连接
JTAG输入。内部上拉电阻;不使用JTAG ，如果没有连接。
芯片复位。当此高电平有效引脚置位时，芯片进入复位。
该引脚具有内部50 kΩ的上拉下拉电阻。
1.8 V DAC解码数字电源。继续孤立于1.8 V核心数字电源。
无连接。
模拟地。连接到地面。
DAC输出。 DACOUTP包含一个内部50 Ω的下拉电阻。
互补DAC输出。 DACOUTN包含一个内部50 Ω下拉
电阻器。
3.3 V模拟（ DAC ）电源。
第0版|第15页112
4
5
SDO
CS / SDA
O
I
3.3 V CMOS
3.3 V CMOS
7, 82
8
9
10
11
13
14, 15
16, 45, 46
17, 20, 25,
28, 51, 54
18
19
21, 22
DVDD3
TCLK
TMS
TDO
TDI
RESET
DVDD
NC
VSS
DACOUTP
DACOUTn
AVDD3
I
I
I
O
I
I
I
O
O
O
I
动力
3.3 V CMOS
动力
地
迪FF erential
产量
迪FF erential
产量
动力
08022-002
